[发明专利]一种半导体器件及其形成方法

说明书

本发明提供的一种半导体器件及其形成方法中，半导体器件的形成方法包括以下步骤：提供一半导体衬底；在所述半导体衬底上形成阻挡层；形成浅沟槽结构；通过DSTI CMP工艺平坦化处理所述浅沟槽结构；以及去除所述阻挡层。本发明通过DSTI CMP工艺平坦化效果较现有技术中的STI CMP工艺平坦化效果好，并没有在DSTI CMP工艺中没有出现在研磨表面出现CMP dishing现象，使得STI凹陷的深度也较小，从而解决了由于STI凹陷区域的尖端电场集中引起的MOSFET器件较早开启的问题，即降低了MOSFET器件漏电电流。

技术领域

本发明涉及半导体制造领域，特别涉及一种半导体器件及其形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件为了达到更快的运算速度。更大的数据存储量以及更多的功能，半导体器件朝向更高的元件密度、高集成度方向发展，对其物理结构和制造工艺的要求也越来高。而MOSFET(金属-氧化层-半导体场效晶体管，Metal-Oxide-Semiconductor Field-Effect Transistor)器件会出现漏电的问题。其中，STI(浅沟槽隔离，shallow trench isolation)凹陷(divot)是导致MOSFET器件漏电的原因之一。一般而言，STI凹陷的深度越深，MOSFET器件的漏电越明显。

如图1所示，MOSFET器件的栅极结构11包括依次形成的栅氧化层和栅极多晶硅。STI凹陷引起漏电的原因之一是有源区(ACT)与STI的边界处(即区域a处)的栅氧化层较薄引起的，具体的，栅氧化层通过热氧化方式生成，在有源区与STI的边界处的应力较大，导致氧原子难以进入有源区，并与有源区的硅衬底形成二氧化硅，最终造成有源区与STI的边界处的栅氧化层较薄，使得该区域的器件较为容易开启，该区域的漏电随之增加；STI凹陷引起漏电的原因之二是在区域a处，后续形成栅极结构11的工艺中，由于在区域a处的电场较为集中，使得该区域的器件较为容易开启，该区域的漏电随之增加。

发明内容

本发明的目的在于提供一种半导体器件及其形成方法，可以降低STI凹陷的问题的发生，以降低MOSFET器件漏电电流。

为了实现上述目的，本发明提供了一种半导体器件的形成方法，包括以下步骤：

提供一半导体衬底；

在所述半导体衬底上形成阻挡层；

在所述半导体衬底中形成浅沟槽结构；

通过DSTI CMP工艺平坦化处理所述浅沟槽结构；以及

去除所述阻挡层。

可选的，所述阻挡层的厚度为

可选的，在所述半导体衬底上形成阻挡层之前，所述半导体衬底上还形成有第一垫底氧化层。

进一步的，在所述半导体衬底中形成浅沟槽结构包括：

依次刻蚀所述阻挡层、第一垫底氧化层和半导体衬底，并刻蚀停止在所述半导体衬底中，以形成浅沟槽；

热处理所述半导体衬底，以在所述浅沟槽中形成第二垫底氧化层；以及

在所述浅沟槽中形成填充层，以形成浅沟槽结构。

进一步的，所述填充层通过高密度等离子氧化层沉积工艺在所述浅沟槽中形成，且所述填充层同时还形成于所述阻挡层上。

进一步的，所述填充层的材料包括二氧化硅，所述阻挡层的材料包括氮化硅。

进一步的，通过DSTI CMP工艺平坦化处理所述浅沟槽结构中时，选择所述填充层和阻挡层的高选择比的研磨液。

进一步的，在DSTI CMP工艺之后，通过刻蚀工艺刻蚀去除所述STI中部分厚度的填充层。