[发明专利]一种DDR SDRAM通道的优化方法、装置和存储芯片

说明书

本申请提供了一种DDR SDRAM通道的优化方法、装置和存储芯片，所述方法包括：获取DDR SDRAM设计文件；获得用于描述设计文件中的DDR SDRAM通道的无源通道描述模型；根据无源通道描述模型，计算当前DDR SDRAM通道的通道裕量COM；若基于通道裕量COM确定当前的DDR SDRAM通道不满足电性能优化输出条件，则对设计文件中的DDR SDRAM通道进行优化处理；继续执行获取用于描述设计文件中的DDR SDRAM通道的无源通道描述模型的步骤，直至优化后的DDR SDRAM通道满足电性能优化输出条件为止。由此，大大提高了DDR SDRAM通道的优化处理速度。

技术领域

本申请涉及集成电路技术领域，尤其涉及一种双倍速率同步动态随机存储器DDRSDRAM通道的优化方法、装置和存储芯片。

背景技术

随着新的应用比如人工智能，自动驾驶以及高性能计算以及嵌入式视觉的迅猛发展，对双倍速率同步动态随机存储器（Double Data Rate Synchronous Dynamic RandomAccess Memory，DDR SDRAM，简称为DDR）的带宽提出了更高的要求。图1a列出了时间（时间以年（Year）为单位）与各类存储器（如GDDR、LPDDR、HBM等等）的数据传输速率（Gbps/pin）之间的关系图，近几年呈现几何增长，对DDR的电性能设计提出了更高的要求，相应地，DDR设计完成后，DDR的验证及优化也极为重要。

目前DDR设计的优化方案是利用无源通道实现，即，对初始DDR文件进行无源通道建模，然后对建模输出结果进行有源的时域眼图仿真，若仿真结果没有达到预期，则对DDR文件进行优化处理，然后对优化处理后的结果再次执行建模和时域眼图仿真，然后在此判断仿真结果是否达到预期，若依然没有达到预期则迭代执行上述流程，参考图1b所示。但是该方法完成一次迭代需要很长时间，而且设计人员一般无法直接从无源通道参数直观看出DRR设计的优劣，必须要完成时域眼图仿真才能对DRR设计进行判断。而且时域眼图仿真必须要依靠有源模型，比如HSPICE，IBIS或者IBIS-AMI 模型，这些模型在DRR设计的早期设计阶段很难获取到，无法完成系统设计的早期迭代。

因此，如何实现DRR SDRAM设计文件的快速优化是值得考虑的技术问题之一。

发明内容

有鉴于此，本申请提供一种双倍速率同步动态随机存储器DDR SDRAM通道的优化方法、装置和存储芯片，用以实现DRR SDRAM设计文件的快速优化设计。

具体地，本申请是通过如下技术方案实现的：

根据本申请的第一方面，提供一种DDR SDRAM通道的优化方法，所述方法，包括：

获取DDR SDRAM设计文件；

获得用于描述所述设计文件中的DDR SDRAM通道的无源通道描述模型；

根据所述无源通道描述模型，计算当前DDR SDRAM通道的通道裕量COM；

若基于所述通道裕量COM确定当前的DDR SDRAM通道不满足电性能优化输出条件，则对所述设计文件中的DDR SDRAM通道进行优化处理；并继续执行获取用于描述所述设计文件中的DDR SDRAM通道的无源通道描述模型的步骤，直至优化后的DDR SDRAM通道满足电性能优化输出条件为止。

根据本申请的第二方面，提供一种DDR SDRAM通道的优化装置，所述装置，包括：

文件获取模块，用于获取DDR SDRAM设计文件；

模型获得模块，用于获得用于描述所述设计文件中的DDR SDRAM通道的无源通道描述模型；

计算模块，用于根据所述无源通道描述模型，计算当前DDR SDRAM通道的通道裕量COM；