[发明专利]减小高速电路信号串扰的方法、系统、设备及印制电路板

说明书

本发明提供一种减小高速电路信号串扰的方法、系统、设备及印制电路板，所述方法包括：S1，获取差分线形成的多条串扰性能分析初始曲线；S2，基于端口电压、端口输入电压、端口阻抗、差分线阻抗的函数关系调节差分线的至少一个参数；S3，获取基于调节参数后的差分线形成的多条串扰性能分析仿真曲线；S4，对比所述多条串扰性能分析仿真曲线与所述多条串扰性能分析初始曲线；S5，在所述多条串扰性能分析仿真曲线的性能参数优于所述多条串扰性能分析初始曲线的性能参数时，获取所述差分线的当前参数，并将所述差分线的当前参数确定印制电路板上两个端口的差分线的参数。本发明可以达到减小传输线之间高速电路信号的串扰的目的。

技术领域

本发明涉及印制电路板技术领域，特别是涉及印制电路板布线技术领域。

背景技术

随着高速互联信号的速率和频率逐渐提升，高速互联传输线的微波特性逐渐显现，因而 印制电路板(PCB)传输线的趋肤效应越来越明显，电磁信号的波动性进而越来越强，随之 而来的串扰问题也就越来越严重。目前主流的用以解决传输线串扰的主要方式是改变传输线 之间距离，或者换不同的层，铺地等，但是有些情况限于芯片摆放位置，连接器pin脚位置 等的影响，难以改变两个差分线的距离，换层或者铺地。这种情况下就难以解决传输线串扰 的问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种减小高速电路信号串扰的方 法、系统、设备及印制电路板，用于提供一种新的方式解决传输线之间的串扰问题。

为实现上述目的及其他相关目的，本发明一种减小高速电路信号串扰的方法，包括以下 步骤：S1，获取基于一印制电路板上两个端口的差分线形成的多条串扰性能分析初始曲线； S2，基于端口电压、端口输入电压、端口阻抗、差分线阻抗的函数关系调节所述差分线的至 少一个参数；S3，获取基于调节参数后的差分线形成的多条串扰性能分析仿真曲线；S4， 对比所述多条串扰性能分析仿真曲线与所述多条串扰性能分析初始曲线，确认所述多条串扰 性能分析仿真曲线的性能参数是否分别优于所述多条串扰性能分析初始曲线的性能参数； S5，在所述多条串扰性能分析仿真曲线的性能参数优于所述多条串扰性能分析初始曲线的性 能参数时，获取所述差分线的当前参数，并将所述差分线的当前参数确定所述印制电路板上 两个端口的差分线的参数。

于本发明的一实施例中，所述减小高速电路信号串扰的方法还包括：重复S2～S4，直至 所述多条串扰性能分析仿真曲线的性能参数分别优于所述多条串扰性能分析初始曲线的性能 参数。

于本发明的一实施例中，所述多条串扰性能分析初始曲线和所述多条串扰性能分析仿真 曲线分别包括：时域反射曲线，插入损耗曲线，回波损耗曲线以及串扰曲线中的多种组合。

于本发明的一实施例中，所述端口电压、端口输入电压、端口阻抗、差分线阻抗的函数 关系为：U＝U_input(1+(Z₂-Z₁)/(Z₂+Z₁))；其中，U为端口电压，U_input为端口输入电压， Z₁为端口阻抗，Z₂为差分线阻抗。

于本发明的一实施例中，差分线阻抗Z₂的一种计算形式为：

其中，w为差分线的宽度，h为电路板叠层高 度，t为差分线的厚度，s为两条差分线之间的距离，Dk为印刷电路板的相对介质常数。

于本发明的一实施例中，基于以下函数关系获取所述端口电压、端口输入电压、端口阻 抗、差分线阻抗的函数关系：U＝U_input+U_reflect；r＝U_reflect/U_input＝(Z₂-Z₁)/(Z₂+Z₁)；其中， U_reflect为反射电压r为反射系数。