[发明专利]像素阵列和其形成方法在审

申请号：	202110234486.5	申请日：	2021-03-03
公开（公告）号：	CN113809105A	公开（公告）日：	2021-12-17
发明（设计）人：	黄琮伟;张朝钦;郑允玮;郑智龙;陈言彰;蔡文仁;林政翰;池昱勳;李昇展;陈昇照	申请（专利权）人：	台湾积体电路制造股份有限公司
主分类号：	H01L27/146	分类号：	H01L27/146
代理公司：	北京律诚同业知识产权代理有限公司 11006	代理人：	徐金国
地址：	中国台湾新竹市***	国省代码：	台湾;71
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	像素阵列形成方法
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【说明书】：

本公开提供一种像素阵列和其形成方法,像素阵列包括第一像素区域、第二像素区域，以及在第一像素区域与第二像素区域之间的深沟槽隔离结构，其中深沟槽隔离结构以氧化物材料填充，形成在氧化物材料中的气隙包括深沟槽隔离结构中至少75％的面积。

技术领域

本公开是关于像素阵列和其形成方法，且特别是关于包括隔离结构的像素阵列。

背景技术

数字照相机及其他光学成像设备采用影像感测器。影像感测器将光学影像转换为可显示成数字影像的数字数据。影像感测器(诸如互补金属氧化物半导体(complementarymetal oxide semiconductor，CMOS)影像感测器)包括像素区域的阵列及支持逻辑元件。此阵列中的像素区域为用于量测入射光(亦即，导向像素区域的光)的半导体装置，且支持逻辑元件促进量测值的读出。常见用于光学成像设备中的一种类型的影像感测器为背侧照明(back side illumination，BSI)CMOS影像感测器。可将BSI CMOS影像感测器制程整合至半导体制程中，以实现低成本、小尺寸及高整合度。另外，BSI CMOS影像感测器具有低工作电压、低功耗、高量子效率及低读出杂讯，并允许随机存取。

发明内容

根据本公开的实施方式提供一种像素阵列，包括第一像素区域、第二像素区域，以及在第一像素区域与第二像素区域之间的深沟槽隔离结构，其中深沟槽隔离结构以氧化物材料填充，形成在氧化物材料中的气隙包括深沟槽隔离结构中至少75％的面积。

根据本公开的实施方式提供一种形成像素阵列的方法，包括在像素阵列的像素区域的基板中形成光电二极管、在光电二极管的第一侧形成第一深沟槽隔离结构、在光电二极管的第二侧(相反侧)形成第二深沟槽隔离结构、在第一深沟槽隔离结构中沉积氧化物材料，使得第一气隙形成在第一深沟槽隔离结构至少75％的面积中，以及在第二深沟槽隔离结构中沉积氧化物材料，使得第二气隙形成在第二深沟槽隔离结构至少75％的面积中。

根据本公开的实施方式提供一种像素阵列，包括第一像素区域、第二像素区域、在第一像素区域与第二像素区域之间并以第一气隙填充的深沟槽隔离结构、形成在第一像素区域中的第一微透镜、形成在第二像素区域中的第二微透镜、在第一像素区域中的多个高吸收区域，以及形成在高吸收区域的每一者中相应的第三气隙，其中第二气隙存在于第一微透镜与第二微透镜之间。

附图说明

当结合附图阅读时，从以下详细描述中可以最好地理解本公开的各方面。应注意，根据工业中的标准方法，各种特征未按比例绘制。实际上，为了清楚地讨论，可任意增加或减少各种特征的尺寸。

图1为可实施本文所述的系统及/或方法的示例环境的示意图；

图2A至图2D为本文所述的示例像素阵列的示意图；

图3A至图3J为形成本文所述图2A至图2D的像素阵列的示例的示意图；

图4为本文所述的另一示例像素阵列的示意图；

图5A至图5D为形成本文所述图4的像素阵列的示例的示意图；

图6为图1的一或多个装置的示例部件的示意图；

图7为关于形成一部分像素阵列的示例制程流程图。

【符号说明】

100:环境

102:沉积工具