[发明专利]一种工作在超低相位噪声的10MHZ晶体振荡器

说明书

本发明公开了一种工作在超低相位噪声的10MHZ晶体振荡器，包括差分放大器、寄生谐振抑制滤波器、电压调谐移相器和晶体谐振器；所述差分放大器的输出口与寄生谐振抑制滤波器的输入口连接，寄生谐振抑制滤波器的输出口与电压调谐移相器的输入口连接，电压调谐移相器的输出口连接晶体谐振器一端，晶体谐振器另一端连接差分放大器的输入口。本发明能够确保良好的对称性、低噪声以及最佳的噪声匹配；通过寄生谐振抑制滤波器滤除10MHz以外的谐波信号，最大程度的减小损耗；利用电压调谐移相器准确计算出相位噪声的变化，实现具有超低相位噪声的晶体振荡器的起振。

技术领域

本发明属于模拟技术，具体涉及一种工作在超低相位噪声的10MHZ晶体振荡器。

背景技术

振荡器经常被用作频率源为电子系统提供信号，有“电子设备的心脏”之称是时频检测与控制领域中最常用的基础元器件之一。随着无线电技术发展迅猛,在导航与雷达、卫星跟踪、宇宙通讯、导弹制导以及时间与频率计量等领域中应用广泛,无线电技术为频率要求较高的电子设备提供精密频率标准和时间基准，但其对频率源的稳定度要求越来越高。振荡器的主要技术指标包括:频率准确度、频率稳定度、负载特性、电压特性、开机特性、谐波、杂波、频率温度稳定度和功耗等。相位噪声越低就说明振荡器的输出信号频谱更加纯净,相位失真和抖动更小,即是可以提供更加精确的信号,信号的频谱纯度对于通信系统中接收机或发射机都是至关重要的。因此，研究在晶体振荡器的设计过程中如何将相位噪声降到最低，对提高晶体振荡器的性能具有十分重要的意义。

目前大多数设计中采用固定电流偏置，以保证晶体串联电阻在最大情况仍能振荡并保留一定的余力，这样做虽然能得到较短的起振时间，但是会增加电路的功耗，由于gm远大于临界值，虽然降低了相位噪声的性能，但是振荡器的输出会出现严重的失真。另一种结构是采用幅度控制电路主振荡电路的偏置电流，起振后，通过检测输出信号振幅，将偏置电流限制在满足振荡条件的临界值附近，减少了由于晶体管非线性引起的相位噪声和石英晶体过驱动引起的谐波失真，但是会严重增加起振时间和电路整体功耗，同时该结构的电路设计中用到了大量的电容和电感，这大大增加了芯片的面积和成本。

发明内容

发明目的：本发明的目的在于提供一种具有超低相位噪声，降低电路整体损耗，同时，减少了芯片的面积和成本的工作在超低相位噪声的10MHZ晶体振荡器。

技术方案：本发明包括差分放大器、寄生谐振抑制滤波器、电压调谐移相器和晶体谐振器；所述差分放大器的输出口与寄生谐振抑制滤波器的输入口连接，寄生谐振抑制滤波器的输出口与电压调谐移相器的输入口连接，电压调谐移相器的输出口连接晶体谐振器一端，晶体谐振器另一端连接差分放大器的输入口。

所述差分放大器包括阻抗变压器、第一NPN型晶体管V1、第二NPN型晶体管V2；所述第一NPN型晶体管V1的基极连接阻抗变压器的上端口T3；所述第一NPN型晶体管V1的集电极分别连接电容C1和电阻R1；所述第一NPN型晶体管V1的发射极分别与第二NPN型晶体管V2的发射极和电阻R3连接。

所述第二NPN型晶体管V2的基极连接阻抗变压器的下端口T5；所述第二NPN型晶体管V2的集电极分别连接电容C2和电阻R2；所述第二NPN型晶体管V2的发射极分别与第一NPN型晶体管V1的发射极和电阻R3连接。

所述寄生谐振抑制滤波器包括电容C3、电容C4和电感L1，其中，电容C3和电感L1串联连接之后再与电容C4并联连接。

所述电压谐振移相器的输入端口分别与变容二极管D2正极、变容二极管D4正极、电容C6上极板、电感L4一端以及寄生谐振抑制滤波器的输出端口相连接；所述变容二极管D1、变容二极管D2、变容二极管D3、变容二极管D4的负极与电感L3一端、电容C5下极板、电容C6下极板相连接；所述电容C5的上极板、电感L2一端、变容二极管D1、变容二极管D3的正极与电压谐振移相器的输出端口相连接。

所述电感L3另一端分别与变容二极管偏置以及电感C7一端相连接；所述电感L2、电感L4、电容C7另一端接地。