[发明专利]一种闪存存储器字线驱动电路

说明书

本发明公开了一种闪存存储器字线驱动电路，包括：第一行地址选择信号驱动电路，用于在某行被选中时将行地址选择信号经逻辑电路处理后产生的行译码输出控制信号转换为能够驱动字线的高压信号；字线选择开关，用于在所述行地址选择信号驱动电路输出的高压信号的控制下将读输出电压VPOS_RD接通至该选中行的字线以读取该选中行的信息；第二行地址选择信号驱动电路，用于在某行未被选中时将行地址选择信号经逻辑电路处理后产生的行译码输出控制信号低电平转换为高电平以将该未被选中行的字线接地。

技术领域

本发明涉及闪存存储器(flash memory)技术领域，特别是涉及一种新型的闪存存储器字线驱动电路。

背景技术

闪存存储器(flash memory)中存储单元的擦除(erase)、写入(program)和读出(read)操作都需要用到高于电源电压VDD的高压，通常情况下会在存储器内部集成一个电荷泵电路来提供该高压。当flash memory有两个存储单元阵列(array)进行并行读写操作时，erase和program操作所需的高压由电荷泵提供，read操作所需的高压由boost模块提供。

闪存存储器进行读操作时，字线(WL)端高电压由boost模块产生并通过字线驱动电路传输到字线上。如图1所示为boost模块简单的工作原理图。Boost模块主要是通过电容两端的电压不能突变的原理将输出电压升高，当控制信号控制boost模块开始工作时，输出电压会由未工作时的电压状态(Vpower)升高至工作时的高电压状态(VPOS_RD)，但是最终产生的电压大小与电容负载的大小密切相关。电容负载越大，最终输出电压越低，所以为了获得更高的输出电压，需尽量减小负载电容。从图1中可以看出，假设Clk为低电平时V_out的电压值为V₁，当Clk从低电平升高V_clk至高电平时，如果不考虑传输损耗，在没有负载电容C_load时，可以计算出：

V_out＝V₁+V_clk (1)

如果存在负载电容C_load，可以计算出：

V_out＝V₁+(V_clkC₁)/(C₁+C_load) (2)

由式2可知，在C1不变的情况下，随着输出电压上电容负载C_load的增加，输出电压V_out会不断减小。

如图2所示为闪存存储器中常用的字线驱动电路，其由行地址选择信号驱动电路10和字线选择开关20组成。其中，行地址选择信号驱动电路10由电压转换器I1和反相器I2组成，用于将行地址选择信号经逻辑电路处理后产生的行译码输出控制信号decoderoutput转换为能够驱动字线的高压信号；字线选择开关20由PMOS驱动管PM1和NMOS驱动管NM1组成，用于在行地址选择信号驱动电路10输出的高压信号的控制下接通字线以读取指定行的信息。

其中VPOS_RD为升压(boost)模块的读输出电压，decoder output为行地址选择信号经逻辑电路处理后产生的行译码输出控制信号，I1为电压转换器，I2为反相器，C_WL为整行字线上的电容负载，C_gNM1为NMOS驱动管NM1管的栅极(gate)电容。