[发明专利]一种位线接触孔和DRAM的制造方法

权利要求书

1.一种位线接触孔的制造方法，其特征在于，包括：

提供半导体衬底，其中，所述半导体衬底包括有源区和将相邻有源区隔离开的浅沟槽隔离区，所述有源区包括相间设置的第一区域和第二区域；

在所述半导体衬底上方顺序形成缓冲层、阻挡层、下硬掩模层、第一上硬掩模层、第一抗反射层和第一光刻掩模层，其中，由所述第一光刻掩模层形成第一光刻掩模层图案；

在所述第一区域中，以所述第一光刻掩模层图案为掩模，经由所述第一抗反射层和所述第一上硬掩模层将所述第一光刻掩模层图案转移至所述下硬掩模层以形成下硬掩模层图案；

在所述第一区域中的下硬掩模层图案上方顺序形成第二上硬掩模层、第二抗反射层和第二光刻掩模层；

在所述第二区域中，以所述第一光刻掩模层图案为掩模，经由所述第一抗反射层和所述第一上硬掩模层将所述第一光刻掩模层图案转移至所述下硬掩模层以形成下硬掩模层图案，同时去除所述第一区域中的第二光刻掩模层、第二抗反射层和第二上硬掩模层；以及

在所述第一区域和所述第二区域中，以所述下硬掩模层图案为掩模，对所述阻挡层进行过刻蚀，并对第一区域和第二区域进行刻蚀，以形成位线接触孔。

2.根据权利要求1所述的位线接触孔的制造方法，其特征在于，在所述第一区域中，以所述第一光刻掩模层图案为掩模，经由所述第一抗反射层和所述第一上硬掩模层将所述第一光刻掩模层图案转移至所述下硬掩模层以形成下硬掩模层图案进一步包括：

在所述第一区域中，以所述第一光刻掩模层图案为掩模，对所述第一抗反射层和所述第一上硬掩模层进行刻蚀，以形成第一抗反射层图案和第一上硬掩模层图案；

去除所述第一光刻掩模层图案和所述第一抗反射层图案而保留所述第一上硬掩模层图案；

以所述第一上硬掩模层图案为掩模对所述下硬掩模层进行等离子体刻蚀，以形成所述下硬掩模层图案；以及

去除所述第一上硬掩模层图案。

3.根据权利要求1所述的位线接触孔的制造方法，其特征在于，在所述第二区域中，以所述第一上硬掩模层图案为掩模，经由所述第一抗反射层和所述第一上硬掩模层将所述第一光刻掩模层图案转移至所述下硬掩模层以形成下硬掩模层图案，同时去除所述第一区域中的第二抗反射层和第二上硬掩模层进一步包括：

在所述第二区域中，以所述第一光刻掩模层图案为掩模，对所述第一抗反射层和所述第一上硬掩模层进行刻蚀，以形成第一抗反射层图案和第一上硬掩模层图案；

在所述第二区域中，去除所述第一光刻掩模层图案和所述第一抗反射层图案，同时去除所述第一区域中的第二光刻掩模层、第二抗反射层和部分第二上硬掩模层；

在所述第二区域中，以所述第一上硬掩模层图案为掩模，对所述下硬掩模层进行等离子体刻蚀，以形成所述第二区域的下硬掩模层图案；

去除所述第二区域中的第一上硬掩模层图案，同时去除所述第一区域中的剩余的第二上硬掩模层。

4.根据权利要求2或3所述的位线接触孔的制造方法，其特征在于，

所述等离子体刻蚀使用电容耦合等离子CCP刻蚀设备生成的等离子体源。

5.根据权利要求1所述的位线接触孔的制造方法，其特征在于，所述阻挡层的过刻蚀为80％至120％。

6.根据权利要求5所述的位线接触孔的制造方法，其特征在于，

在所述第一区域和所述第二区域中，以所述下硬掩模层图案为掩模，对所述阻挡层进行过刻蚀，并对第一区域和第二区域进行刻蚀，以形成位线接触孔进一步包括：

以所述第一区域中的下硬掩模层图案和所述第二区域中的下硬掩模层图案为掩模，对所述阻挡层、所述缓冲层和所述半导体衬底进行开口刻蚀；

在开口中对所述第一区域和所述第二区域的有源区进行刻蚀，以在所述第一区域中形成第一位线接触孔并在所述第二区域中形成第二位线接触孔。