[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，半导体结构包括：基底，包括衬底以及位于衬底上的鳍部，衬底包括用于形成第一器件的第一区域以及用于形成第二器件的第二区域，第一器件的沟道宽度小于第二器件的沟道宽度；隔离层，位于鳍部露出的衬底上且覆盖鳍部的部分侧壁；器件栅极结构，位于隔离层上且横跨鳍部，器件栅极结构覆盖鳍部的部分顶部和部分侧壁；鳍部侧墙，位于第一区域中的器件栅极结构下方，鳍部侧墙覆盖隔离层露出的鳍部的部分侧壁。本发明在鳍部侧墙的作用下，使第一区域中受器件栅极结构控制的鳍部高度变小，第一区域的鳍部的有效沟道宽度相应变小，从而实现第一器件和第二器件具有不同沟道宽度的效果，提高了调节器件有效沟道宽度的灵活性。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着半导体工艺技术的逐步发展，半导体工艺节点遵循摩尔定律的发展趋势不断减小。为了适应工艺节点的减小，MOSFET场效应管的沟道长度也相应不断缩短。然而随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极对沟道的控制能力变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthresholdleakage)现象，即所谓的短沟道效应(SCE：short-channel effects)更容易发生。

因此，为了更好的适应器件尺寸按比例缩小的要求，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(Fin Field-Effect Transistor，FinFET)。FinFET中，栅极至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法，提高调节器件有效沟道宽度的灵活性。

为解决上述问题，本发明实施例提供一种半导体结构，包括：基底，包括衬底以及位于所述衬底上的鳍部，所述衬底包括用于形成第一器件的第一区域以及用于形成第二器件的第二区域，所述第一器件的沟道宽度小于所述第二器件的沟道宽度；隔离层，位于所述鳍部露出的衬底上且覆盖所述鳍部的部分侧壁；器件栅极结构，位于所述隔离层上且横跨所述鳍部，所述器件栅极结构覆盖所述鳍部的部分顶部和部分侧壁；鳍部侧墙，位于所述第一区域中的器件栅极结构下方，所述鳍部侧墙覆盖所述隔离层露出的鳍部的部分侧壁。

相应的，本发明实施例还提供一种半导体结构的形成方法，包括：提供基底，包括衬底以及位于所述衬底上的鳍部，所述衬底包括用于形成第一器件的第一区域以及用于形成第二器件的第二区域，所述第一器件的沟道宽度小于所述第二器件的沟道宽度，所述鳍部露出的衬底上形成有覆盖所述鳍部的部分侧壁的隔离层，所述隔离层上形成有横跨所述鳍部的伪栅结构，所述伪栅结构覆盖所述鳍部的部分顶部和部分侧壁；对所述伪栅结构进行图形化处理，用于去除所述第二区域中的伪栅结构、以及所述第一区域中的部分伪栅结构，在所述第一区域中形成残余伪栅结构，所述残余伪栅结构覆盖所述隔离层露出的鳍部的部分侧壁；对所述伪栅结构进行图形化处理后，在所述伪栅结构的位置处，形成位于所述隔离层和残余伪栅结构上且横跨所述鳍部的器件栅极结构，所述器件栅极结构覆盖所述鳍部的部分顶部和部分侧壁。

与现有技术相比，本发明实施例的技术方案具有以下优点：

本发明实施例提供的半导体结构中，第一区域的器件栅极结构下方形成有鳍部侧墙，所述鳍部侧墙覆盖所述隔离层露出的鳍部的部分侧壁；在所述第一区域中，所述鳍部的部分侧壁被所述鳍部侧墙所覆盖，所述鳍部侧墙露出的剩余鳍部受所述器件栅极结构的控制，因此，在鳍部侧墙的作用下，与第二区域的鳍部相比，第一区域中受所述器件栅极结构控制的鳍部高度变小，相应的，第一区域的鳍部的有效沟道宽度变小，从而能够实现所述第一器件和第二器件具有不同沟道宽度的效果，提高了调节器件有效沟道宽度的灵活性。