[发明专利]三维相变存储器及其制备方法

说明书

本发明实施例公开了一种三维相变存储器及其制备方法，三维相变存储器包括：底部相变存储单元、顶部相变存储单元和至少一层中间相变存储单元；其中，中间相变存储单元包括由下至上叠置的中间第一选通层、中间相变存储层和中间第二选通层；和/或，底部相变存储单元包括由下至上叠置的底部第一选通层、底部相变存储层和底部第二选通层；和/或，顶部相变存储单元包括由下至上叠置的顶部第一选通层、顶部相变存储层和顶部第二选通层。

技术领域

本发明涉及存储器技术领域，尤其涉及一种三维相变存储器及其制备方法

背景技术

存储器(Memory)是现代信息技术中用于保存信息的记忆设备。随着各类电子设备对集成度和数据存储密度的需求的不断提高，普通的二维存储器件越来越难以满足要求，在这种情况下，三维(3D)存储器应运而生。

3D存储器包括存储阵列以及用于控制往返于存储阵列的信号的外围器件。例如，相变存储器(Phase Change Memory，PCM)可以基于以电热方式对相变材料所做的加热和淬火来驱动相变材料在非晶相和晶相之间进行转换，进而利用非晶相与晶相在电阻率上的差异实现0和1的存储功能。随着存储密度的逐渐增大，相邻存储单元间距持续减小，如何优化和解决存储单元热串扰的问题成为本领域的重要研究方向。

发明内容

有鉴于此，本发明实施例为解决背景技术中存在的至少一个问题而提供一种三维相变存储器及其制备方法。

为达到上述目的，本发明的技术方案是这样实现的：

本发明实施例提供了一种三维相变存储器，包括：

底部相变存储单元、顶部相变存储单元和至少一层中间相变存储单元；以及位于所述底部相变存储单元下方的底部地址线、位于所述顶部相变存储单元上方的顶部地址线和位于所述底部相变存储单元与所述顶部相变存储单元之间的至少两层中间地址线，每一层所述中间相变存储单元位于每相邻两层中间地址线之间；其中，

每一层所述中间地址线的厚度相等，所述底部地址线与所述顶部地址线的厚度小于所述中间地址线的厚度；

所述中间相变存储单元包括由下至上叠置的中间第一选通层、中间相变存储层和中间第二选通层；和/或，

所述底部相变存储单元包括由下至上叠置的底部第一选通层、底部相变存储层和底部第二选通层；和/或，

所述顶部相变存储单元包括由下至上叠置的顶部第一选通层、顶部相变存储层和顶部第二选通层。

上述方案中，还包括：

所述底部第二选通层的厚度大于所述底部第一选通层的厚度。

上述方案中，还包括：

所述底部第一选通层的热导率系数大于所述底部第二选通层的热导率系数。

上述方案中，还包括：

所述顶部第二选通层的厚度小于所述顶部第一选通层的厚度。

上述方案中，还包括：

所述顶部第二选通层的热导率系数大于所述顶部第一选通层的热导率系数。

上述方案中，还包括：

所述中间第一选通层的厚度与所述中间第二选通层的厚度相等，所述中间第一选通层的热导率系数与所述中间第二选通层的热导率系数相等。

本发明实施例还提供了一种三维相变存储器的制备方法，所述方法包括：

形成底部地址线；

形成位于所述底部地址线上方的底部相变存储单元；