[发明专利]DRAM测试方法、装置、可读存储介质及电子设备

说明书

本发明公开一种DRAM测试方法、装置、可读存储介质及电子设备，通过对待测试的DRAM进行两轮测试，以预设测试单元为单位从所述待测试的DRAM的首位地址和末位地址开始往中间遍历直至遍历完所述待测试的DRAM的所有存储单元，对于遍历到的目标测试单元，基于所述预设测试数据向所述目标测试单元进行数据读写操作，将读取的数据与对应写入的数据进行比较，通过两轮测试的比较结果得到最终测试结果，能够模拟先激活行，对某列进行访问后，再对行进行预充电的ACT‑PRE操作，覆盖此前的测试盲区并检测出现有技术中较难被发现的芯片缺陷，提高了故障覆盖率，增强测试结果的可靠性，从而提高产品良性。

技术领域

本发明涉及DRAM芯片测试领域，尤其涉及一种DRAM测试方法、装置、可读存储介质及电子设备。

背景技术

动态随机存取存储器(Dynamic Random Access Memory，DRAM)，是当代计算机系统不可或缺的组成部件，分平台可有应用于个人电脑或服务器的双倍速率同步动态随机存储器(Double Data Rate，DDR)模组以及应用于嵌入式ARM架构的低功耗内存(Low PowerDouble Data Rate，LPDDR)芯片。

LPDDR的基本存储单元为cell，计算机及嵌入式系统通过在cell中写入高电平或低电平的方式进行数据存储和读写。

另外，由于当前DRAM为了高效的存取速率采用的是突发读写方式，即读写操作在一个存储阵列中是以突发长度(Burst Length，BL)为单位进行的，一次操作多位(如8位、16位或32位)列地址的读写，并对每个突发长度里访问由0和1组成的数据。例如定位的地址是0行，突发长度为8bit，那么在0行0列至0行7列这一段空间每一位写入1bit数据，共8bit，第二个突发长度由0行8列至15列，以此类推。当一行的存储位置全部写完时，内存控制器(Memory Controller，MC)定位下一行的地址，继续同样的操作。

对存储单元写入与周围单元不同的电平的值，比如对某单元写入1，其周围单元所存储的值为0，那么这会造成电势差致使存储单元的漏电加快，若存储单元存在缺陷，那么这种漏电会造成该单元所存储的值发生跳变，如0跳变至1或1跳变至0。另外内存控制器在对存储单元访问时是依照先激活(Active，ACT)行(Row)，对某列进行访问后，对该行进行预充电(Precharge，PRE)，进行这一系列完整操作后才能进行下一行的访问。某些存在缺陷的Row经过多次上述ACT-PRE的过程后，会出现存储内容的丢失。

发明内容

本发明所要解决的技术问题是：提供了一种DRAM测试方法、装置、可读存储介质及电子设备，能够提高测试DRAM时故障的覆盖率。

为了解决上述技术问题，本发明采用的一种技术方案为：

一种DRAM测试方法，包括步骤：

对待测试的DRAM进行两轮测试，分别得到第一比较结果和第二比较结果；

所述测试包括：

对所述待测试的DRAM写入预设测试数据直至所述待测试的DRAM的所有存储单元均写入数据；

以预设测试单元为单位从所述待测试的DRAM的首位地址和末位地址开始往中间遍历直至遍历完所述待测试的DRAM的所有存储单元；

对于遍历到的目标测试单元，基于所述预设测试数据向所述目标测试单元进行数据读写操作，将读取的数据与对应写入的数据进行比较；

第一轮测试的预设测试数据为第二轮测试的预设测试数据的反数；

根据所述第一比较结果和第二比较结果得到所述待测试的DRAM的测试结果。

为了解决上述技术问题，本发明采用的另一种技术方案为：

一种DRAM测试装置，包括：