[发明专利]一种基于异步FIFO芯片的处理电路及可重构工作方法

权利要求书

1.一种基于异步FIFO芯片的处理电路，其特征在于，包括读操作同步单元(1)、有效帧数计算单元(2)、读写地址产生单元(3)和随机存储器RAM(4)；

所述读操作同步单元(1)连接至所述有效帧数计算单元(2)，所述有效帧数计算单元(2)连接至读写地址产生单元(3)，所述读写地址产生单元(3)连接至所述随机存储器RAM(4)；

所述读操作同步单元(1)用于监视外部总线的读操作；

所述有效帧数计算单元(2)用于计算有效帧数；

所述读写地址产生单元(3)用于产生读写的地址并将数据写入所述随机存储器RAM(4)；

所述随机存储器RAM(4)用于储存数据。

2.根据权利要求1所述的基于异步FIFO芯片的处理电路，其特征在于，所述FIFO芯片的写时钟为其系统时钟，所述FIFO芯片的读时钟为I2C接口或SPI接口的时钟。

3.一种基于异步FIFO芯片的可重构工作方法，其应用于权利要求2所述的基于异步FIFO芯片的处理电路，其特征在于，包括以下过程：

当外部系统通过所述读写地址产生单元(3)往所述随机存储器RAM(4)填入一个数据时，则所述有效帧数计算单元(2)中的有效帧数加一；当外部总线通过I2C接口或SPI接口从所述随机存储器RAM(4)读出一个数据时，所述读写地址产生单元(3)同步一个读动作给到有效帧数计算单元(2)中，则所述有效帧数计算单元(2)中的有效帧数减一；根据有效帧数可以判断FIFO芯片是空状态还是满状态；

所述FIFO芯片的工作模式包括FIFO模式、Stream模式和Bypass模式。

4.根据权利要求3所述的基于异步FIFO芯片的可重构工作方法，其特征在于，还包括以下过程：

当控制所述FIFO芯片的工作模式进行切换时，则所述FIFO芯片会被复位。

5.根据权利要求4所述的基于异步FIFO芯片的可重构工作方法，其特征在于，还包括以下过程：

当控制所述FIFO芯片的工作模式切换为FIFO模式，并且通过所述有效帧数计算单元(2)判断所述FIFO芯片为满状态后，则控制所述读写地址产生单元(3)停止向随机存储器RAM(4)进行写操作；

当所述FIFO芯片填满后在进行读数据时，则控制所述随机存储器RAM(4)从最先填入的数据开始依次往后读取，直至全部数据都读取完毕；

当根据有效帧数计算单元(2)判断所述FIFO芯片满状态消失时，则控制所述读写地址产生单元(3)恢复向随机存储器RAM(4)的写操作。

6.根据权利要求5所述的基于异步FIFO芯片的可重构工作方法，其特征在于，所述FIFO芯片设置有阈值，当有效帧数低于阈值时，则所述有效帧数计算单元(2)给出中断指示信号，提示外部总线停止读操作，若外部总线继续进行读操作，则外部总线读出无效数据或者空数据。

7.根据权利要求4所述的基于异步FIFO芯片的可重构工作方法，其特征在于，还包括以下过程：

当控制所述FIFO芯片的工作模式切换为Stream模式，并且通过所述有效帧数计算单元(2)判断所述FIFO芯片为满状态后，外部系统可以通过读写地址产生单元(3)继续对随机存储器RAM(4)进行写操作；新的数据覆盖最先填入的数据，并且控制所述FIFO芯片给出覆盖状态信息，提示外部总线有一些数据在没有读出之前就已经被覆盖；

当所述FIFO芯片读数据时，从最先填入的数据开始读取，还在填入的新数据则不读取。

8.根据权利要求4所述的基于异步FIFO芯片的可重构工作方法，其特征在于，所述Bypass模式的深度为1；当外部系统通过所述读写地址产生单元(3)往所述随机存储器RAM(4)填入一个数据时，则所述有效帧数计算单元(2)给出满状态信息；

当外部总线通过I2C接口或SPI接口从所述随机存储器RAM(4)读出一个数据时，则所述有效帧数计算单元(2)给出空状态信息。