[发明专利]半导体结构及其形成方法

说明书

半导体结构包括：SiGe鳍，从衬底突出，其中，SiGe鳍包括具有第一侧壁和第二侧壁的顶部以及具有第三侧壁和第四侧壁的底部，并且其中，将第一侧壁连接至第三侧壁的第一过渡区域和将第二侧壁连接至第四侧壁的第二过渡区域的每个具有分别远离第一侧壁和第二侧壁延伸的锥形轮廓；以及含Si层，设置在SiGe鳍的顶部上，其中，含Si层的位于第一过渡区域上的部分远离第一侧壁延伸第一横向距离，并且含Si层的位于第二过渡区域上的部分远离第二侧壁延伸与第一横向距离不同的第二横向距离。本申请的实施例还涉及半导体结构及其形成方法。

技术领域

本申请的实施例涉及半导体结构及其形成方法。

背景技术

半导体集成电路(IC)工业经历了指数级增长。IC材料和设计中的技术进步已经产生了多代IC，其中每一代都具有比上一代更小且更复杂的电路。在IC发展的过程中，功能密度(即，每芯片面积的互连器件的数量)普遍增加，而几何尺寸(即，可以使用制造工艺产生的最小组件(或线))已经减小。

这种按比例缩小的工艺通常通过提高生产效率和降低相关成本来提供益处。这种按比例缩小也增加了处理和制造IC的复杂性。例如，在减小的长度尺度下，诸如短沟道效应(SCE)和阈值电压(Vt)的调整的挑战变得更加明显，从而损害器件的性能。虽然解决这些挑战的现有方法(例如，引入基于硅锗的沟道)通常已经足够，但是它们并不是在所有方面都完全令人满意。

发明内容

本申请的一些实施例提供了一种半导体结构，包括：半导体衬底；硅锗(SiGe)鳍，从所述半导体衬底突出，其中，所述硅锗鳍包括具有第一侧壁和第二侧壁的顶部，所述顶部设置在具有第三侧壁和第四侧壁的底部上方，并且其中，将所述第一侧壁连接至所述第三侧壁的第一过渡区域和将所述第二侧壁连接至所述第四侧壁的第二过渡区域的每个具有分别远离所述第一侧壁和所述第二侧壁延伸的锥形轮廓；隔离部件，设置在所述半导体衬底上方并且围绕所述硅锗鳍的所述底部；含硅层，设置在所述硅锗鳍的所述顶部上，其中，所述含硅层的设置在所述第一过渡区域上的第一部分远离所述第一侧壁延伸第一横向距离，并且所述含硅层的设置在所述第二过渡区域上的第二部分远离所述第二侧壁延伸与所述第一横向距离不同的第二横向距离，并且其中，所述含硅层的外部垂直表面之间的间隔由第三横向距离限定；以及金属栅极堆叠件，设置在所述硅锗鳍的沟道区域中的所述含硅层上方。

本申请的另一些实施例提供了一种半导体结构，包括：半导体衬底，包括第一区域和第二区域；隔离结构，设置在所述第一区域和所述第二区域上方；第一鳍，在所述第一区域中从所述半导体衬底突出，其中，所述第一鳍包括硅(Si)并且基本没有锗(Ge)，并且其中，所述第一鳍的与所述隔离结构的顶面接触的部分远离所述第一鳍的侧壁横向延伸以形成第一鳍肩；第二鳍，在所述第二区域中从所述半导体衬底突出，其中，所述第二鳍包括硅和锗，其中，所述第二鳍的与所述隔离结构的顶面接触的部分远离所述第二鳍的侧壁横向延伸以形成第二鳍肩，并且其中，所述第二鳍肩具有大于所述第一鳍肩的宽度；硅层，设置在所述第一鳍和所述第二鳍上方，其中，硅层的设置在所述第一鳍上方的部分具有第一厚度，并且硅层的设置在所述第二鳍上方的部分具有大于所述第一厚度的第二厚度；以及金属栅极堆叠件，设置在所述第一鳍的沟道区域和所述第二鳍的沟道区域中的所述硅层上方。

本申请的又一些实施例提供了一种形成半导体结构的方法，包括：形成具有第一区域和第二区域的半导体衬底；形成从所述第一区域突出的第一鳍和从所述第二区域突出的第二鳍，其中，所述第一鳍包括硅锗(SiGe)，并且所述第二鳍包括硅(Si)但是没有锗(Ge)；确定要沉积在所述第一鳍上方的含硅层的厚度；基于所述含硅层的所述厚度修整所述第一鳍，其中，修整所述第一鳍形成从修整的第一鳍的侧壁突出的鳍肩；在所述修整的第一鳍上方沉积所述含硅层至所述确定的厚度，其中，所述含硅层的部分横向延伸超过所述鳍肩；在所述含硅层的部分上方形成伪栅极堆叠件；在所述第一鳍和所述第二鳍中形成与所述伪栅极堆叠件相邻的源极/漏极(S/D)部件；以及用金属栅极堆叠件替换所述伪栅极堆叠件。

附图说明