[发明专利]识别集成电路缺陷的系统和方法以及计算机可读存储介质

说明书

识别集成电路缺陷的方法：获得集成电路的电路设计，电路设计包括彼此耦接的一个或多个单元的网表；识别与一个或多个单元中的一个对应的网表；将缺陷注入多个电路元件之一以及单元的一个或多个互连件；通过向单元的输入端施加激励来获取单元的被注入缺陷的位置处的第一电流波形；通过向单元的输入端施加相同激励来在未注入缺陷的情况下获取单元的位置处的第二电流波形；以及基于第一电流波形和第二电流波形来选择性注释具有缺陷的单元的输入/输出表。本发明的实施例还涉及识别集成电路缺陷检的系统以及计算机可读存储介质。

技术领域

本发明的实施例涉及识别集成电路缺陷检的系统和方法以及计算机可读存储介质。

背景技术

广泛的故障模型已经被用于生成检测诸如卡住、桥接、单元间断路和转换故障等集成电路中的故障或缺陷的测试图案。这些故障模型同时有以下假定：仅诸如(例如)在库单元的端口处的库单元实例之间、库单元外部的互连线等之间出现故障。现今的自动测试模式生成(ATPG)工具应用了这些标准故障模型，要么假定库单元内没有故障，要么仅考虑到基于ATPG使用的门模型的库单元内部的那些故障。这些门模型可用于在单元端口(例如，输入/输出端)处或供ATPG使用的原始单元结构(例如，在电路设计的相对高级)处注入故障，但不适用于库单元内部的以真实布局为基础建模的缺陷。因此，常规的故障检测技术并不完全令人满意。

发明内容

根据本发明实施例的一个方面，提供了一种识别集成电路的缺陷的方法，包括：获得集成电路的电路设计，电路设计包括彼此通信连接的一个或多个单元的相应网表；识别与一个或多个单元中的一个对应的网表，单元包括一个或多个输入端、一个或多个输出端以及经由单元内的相应的一个或多个互连件而彼此通信连接的多个电路元件；将缺陷注入多个电路元件中的一个以及一个或多个互连件；通过向单元的一个或多个输入端施加多个激励来获取被注入缺陷的单元的位置处的第一电流波形；通过向单元的一个或多个输入端施加相同激励来在未注入缺陷的情况下获取单元的位置处的第二电流波形；以及基于第一电流波形和第二电流波形用缺陷来选择性地注释单元的输入/输出表。

根据本发明实施例的另一个方面，提供了一种识别集成电路缺陷的系统，包括一个或多个处理器，一个或多个处理器被配置为：识别与彼此通信连接以形成集成电路的多个单元中的单元对应的网表；向单元内的位置注入缺陷；通过向单元的一个或多个输入端施加多个激励来获取被注入缺陷的单元的一个或多个输出端处的第一电压波形；通过向单元的一个或多个输入端施加相同激励来获取未被注入缺陷的单元的一个或多个输出端处的第二电压波形；将第一电压波形与第二电压波形进行比较；响应于确定第一电压波形与第二电压波形之间的差异满足第一阈值来用第一类型的缺陷注释单元的输入/输出表；响应于确定在注入了缺陷的情况下第一电压波形与第二电压波形之间的差异不满足第一阈值，通过向单元的一个或多个输入端施加相同激励来获取单元内的位置处的第一电流波形；通过向单元的一个或多个输入端施加相同激励来在未注入缺陷的情况下获取单元内的位置处的第二电流波形；以及

响应于确定第一电压波形与第二电压波形之间的差异满足第二阈值来用第二类型的缺陷注释单元的输入/输出表。

根据本发明实施例的又一个方面，提供了一种计算机可读存储介质，其上面具有存储的指令，当由计算机执行时指令使得计算机执行方法，方法包括：识别与彼此通信连接以形成集成电路的多个单元中的单元对应的网表；从网表识别单元的一个或多个输入端、单元的一个或多个输出端以及经由单元内的一个或多个相应互连件彼此通信连接的多个电路元件；将缺陷注入多个电路元件中的一个以及一个或多个互连件；模拟具有注入的缺陷的单元，以获取单元内的注入缺陷的位置处的第一电流波形；模拟不具有注入的缺陷的单元，以获取单元内的注入缺陷的位置处的第二电流波形；以及基于第一电流波形与第二电流波形的比较来用电流类型的缺陷选择性地注释单元的输入/输出表。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。