[发明专利]半导体器件及其形成方法

说明书

本申请的各种实施例针对包括粗糙缓冲层的III‑V族器件。粗糙缓冲层位于硅衬底上面，缓冲结构位于粗糙缓冲层上面，异质结结构位于缓冲结构上面。缓冲结构导致能带弯曲，并且在粗糙缓冲层中形成二维空穴气体(2DHG)。粗糙缓冲层包括硅或者一些其他合适的半导体材料，并且在一些实施例中，是掺杂的。粗糙缓冲层的顶面和/或粗糙缓冲层的底面是粗糙的，以促进载流子沿着顶面和底面的散射。载流子散射会降低载流子迁移率，并且增加2DHG处的电阻。增大的电阻增加了硅衬底的整体电阻，这减小了衬底损耗，并且增加了功率附加效率(PAE)。本申请的实施例还涉及半导体器件及其形成方法。

技术领域

本申请的实施例涉及半导体器件及其形成方法。

背景技术

在过去的几十年中，基于硅的半导体器件一直是标准。然而，基于可替代材料的半导体器件由于其优于基于硅的半导体器件的优点而受到越来越多的关注。例如，与基于硅的半导体器件相比，基于III-V族半导体材料的半导体器件由于高电子迁移率和宽带隙而受到越来越多的关注。这种高电子迁移率和宽带隙允许改进的性能和高温应用。

发明内容

根据本申请实施例的一个方面，提供了一种半导体器件，包括：衬底；III-V族缓冲结构，位于衬底上面；III-V族异质结结构，位于III-V族缓冲结构上面；一对源极/漏极电极，位于III-V族异质结结构上面；栅极电极，位于III-V族异质结结构上面、横向地位于源极/漏极电极之间；以及粗糙缓冲层，位于衬底和III-V族缓冲结构之间，其中，粗糙缓冲层分别在第一界面和第二界面处直接接触衬底和III-V族缓冲结构，其中，第一界面是整体的粗糙和/或第二界面是整体的粗糙，并且其中，粗糙缓冲层与衬底共享通用的半导体元素。

根据本申请实施例的另一个方面，提供了一种半导体器件，包括：硅衬底；III-V族缓冲结构，位于硅衬底上面；III-V族异质结结构，位于III-V族缓冲结构上面；一对源极/漏极电极，位于III-V族异质结结构上面；栅极电极，位于III-V族异质结结构上面、横向地位于源极/漏极电极之间；缓冲层，位于硅衬底和III-V族缓冲结构之间；以及二维空穴气体(2DHG)，位于缓冲层中，其中，缓冲层的顶面和/或缓冲层的底面配置成散射二维空穴气体中的迁移空穴，以减小二维空穴气体处的载流子迁移率。

根据本申请实施例的又一个方面，提供了一种用于形成半导体器件的方法，方法包括：沉积位于衬底的顶面上方并且直接接触衬底的顶面的粗糙缓冲层，其中，粗糙缓冲层的沉积使衬底的顶面变得粗糙；沉积位于粗糙缓冲层上方并且直接接触粗糙缓冲层的晶种缓冲层；形成位于晶种缓冲层上面的异质结结构；形成位于异质结结构上的一对源极/漏极电极；以及形成位于异质结结构上、横向地位于源极/漏极电极之间的栅极电极。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1示出了包括粗糙缓冲层的III-V族器件的一些实施例的截面图；

图2A-图2E示出了图1的粗糙缓冲层的各种实施例的放大截面图；

图3A-图3C示出了描述沿着图1的粗糙缓冲层的厚度的缓冲元素的掺杂浓度的曲线的各种实施例的曲线图；

图4A和图4B示出了图1的III-V族器件的一些可替代实施例的截面图，其中粗糙缓冲层包括多个子层；

图5A-图5E示出了图1的III-V族器件的各种可替代实施例的截面图，其中源极/漏极电极和栅极电极是变化的；

图7示出了图1的III-V组器件的一些实施例的截面图，其中互连结构覆盖栅极电极和一对源极/漏极电极；

图6-图16示出了用于形成包括粗糙缓冲层的III-V族器件的方法的一些实施例的一系列截面图；