[发明专利]半导体器件及其形成方法在审
| 申请号： | 202110185348.2 | 申请日： | 2021-02-10 |
| 公开（公告）号： | CN113345960A | 公开（公告）日： | 2021-09-03 |
| 发明（设计）人： | 陈奎铭;陈祈铭;喻中一 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L29/778 | 分类号： | H01L29/778;H01L29/06;H01L21/335 |
| 代理公司： | 北京德恒律治知识产权代理有限公司 11409 | 代理人： | 章社杲;李伟 |
| 地址： | 中国台*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体器件 及其 形成 方法 | ||
1.一种半导体器件，包括：
衬底；
III-V族缓冲结构，位于所述衬底上面；
III-V族异质结结构，位于所述III-V族缓冲结构上面；
一对源极/漏极电极，位于所述III-V族异质结结构上面；
栅极电极，位于所述III-V族异质结结构上面、横向地位于所述源极/漏极电极之间；以及
粗糙缓冲层，位于所述衬底和所述III-V族缓冲结构之间，其中，所述粗糙缓冲层分别在第一界面和第二界面处直接接触所述衬底和所述III-V族缓冲结构，其中，所述第一界面是整体的粗糙和/或所述第二界面是整体的粗糙，并且其中，所述粗糙缓冲层与所述衬底共享通用的半导体元素。
2.根据权利要求1所述的半导体器件，其中，所述第一界面或者所述第二界面具有在随机尺寸的凸块之间交替的波浪形轮廓。
3.根据权利要求1所述的半导体器件，其中，所述粗糙缓冲层的厚度在整体的所述粗糙缓冲层中变化。
4.根据权利要求3所述的半导体器件，其中，所述粗糙缓冲层的所述厚度具有最大厚度值和最小厚度值，并且其中，所述最大厚度值是所述最小厚度值的约1.2-5.1倍。
5.根据权利要求1所述的半导体器件，其中，所述第一界面和所述第二界面是整体的粗糙。
6.根据权利要求1所述的半导体器件，其中，所述粗糙缓冲层包括掺杂有碳、镁、锌、砷、或者磷的单晶硅。
7.根据权利要求1所述的半导体器件，其中，所述III-V族缓冲结构包括：
氮化铝层，位于所述粗糙缓冲层上面并且直接接触所述粗糙缓冲层；以及
梯度氮化铝镓层，位于所述氮化铝层上面，并且所具有的铝的原子百分比从顶至底带有梯度。
8.一种半导体器件，包括：
硅衬底；
III-V族缓冲结构，位于所述硅衬底上面；
III-V族异质结结构，位于所述III-V族缓冲结构上面；
一对源极/漏极电极，位于所述III-V族异质结结构上面；
栅极电极，位于所述III-V族异质结结构上面、横向地位于所述源极/漏极电极之间；
缓冲层，位于所述硅衬底和所述III-V族缓冲结构之间；以及
二维空穴气体(2DHG)，位于所述缓冲层中，其中，所述缓冲层的顶面和/或所述缓冲层的底面配置成散射所述二维空穴气体中的迁移空穴，以减小所述二维空穴气体处的载流子迁移率。
9.根据权利要求8所述的半导体器件，其中，所述缓冲层的所述顶面和所述底面具有整体布置的多个随机尺寸的凸块。
10.一种用于形成半导体器件的方法，所述方法包括：
沉积位于衬底的顶面上方并且直接接触所述衬底的所述顶面的粗糙缓冲层，其中，所述粗糙缓冲层的所述沉积使所述衬底的所述顶面变得粗糙；
沉积位于所述粗糙缓冲层上方并且直接接触所述粗糙缓冲层的晶种缓冲层；
形成位于所述晶种缓冲层上面的异质结结构；
形成位于所述异质结结构上的一对源极/漏极电极；以及
形成位于所述异质结结构上、横向地位于所述源极/漏极电极之间的栅极电极。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202110185348.2/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
