[发明专利]一种用于对电源芯片进行静电放电测试的方法及系统

说明书

本发明公开了一种用于对电源芯片进行静电放电测试的方法及系统，将环境温度设置成25℃，湿度设置成55％RH，所有引脚对地打上产品数据手册中的静电放电电压值(+/‑)，所有的引脚对Vcc打上产品数据手册中的静电放电电压值(+/‑)，所有I/O引脚对I/O引脚打上产品数据手册中的静电放电电压值(+/‑)，其中每个步骤执行3次打压，时间间隔为1分钟；3次打压结束后，通过判断电源芯片IV曲线变化是否超过1μA+/‑30％以及电性测试来判断电源芯片是否符合设计标准；本发明的静电放电测试方法可以节约测试时间，提升电源芯片静电放电电压测试的准确率。

技术领域

本发明涉及静电放电ESD测试领域，特别是一种电源芯片静电放电ESD 测试方法及系统。

背景技术

静电放电(ESD,electrostatic discharge)是电子工业元器件损坏的主要原因之一，它会影响到生产合格率、制造成本、产品质量与可靠性以及公司的可获利润。随着IC产品的制造工艺不断微小化，ESD 引起的产品失效问题越来越突出。因此，如何准确、快速评价IC产品的抗静电打击能力，是目前亟待解决的技术问题之一。

发明内容

本发明所要解决的技术问题是，针对现有技术不足，提供一种电源芯片ESD测试方法及系统，对电源芯片ESD进行准确的评价，保证电源芯片在所有的应用条件下的ESD都符合设计标准，并缩短ESD测试周期。

为解决上述技术问题，本发明所采用的技术方案是：一种电源芯片ESD测试方法及系统，包括以下步骤：

1)电源芯片初始电性测试；

2)所有引脚对地打上(ZAP)产品数据手册中的ESD电压值(+/-)，所有的引脚对Vcc打上(ZAP)产品数据手册中的ESD电压值(+/-)，所有I/O引脚对I/O引脚打上(ZAP)产品数据手册中的ESD电压值(+/-)；

3)测量芯片IV曲线变化；

4)对电源芯片进行最终电性测试；

5)通过判定IV曲线变化是否超过1μA+/-30％及电性测试结果来判断是否符合设计指标。

本发明的方法简单实用，可以对ESD耐压值进行准确的评价，并缩短ESD测试周期。

为了进一步提高评价准确率，步骤1)中，所述的电性测试包括 DC测试和功能测试；

步骤2)中，每个打压(ZAP)步骤执行3次，间隔1分钟；同时将环境温度设置成25℃，湿度设置成55％RH；

此时，步骤5)中，然后通过判断IV曲线变化是否超过1μA+/-30％、电性测试结果和预期结果是否一致确定电源芯片ESD是否符合设计指标。

本发明中，当所有的测试结果与预期结果均一致时，判定电源芯片ESD否符合设计指标。

相应地，本发明还提供了一种电源芯片ESD测试方法及系统，包括测试设备；所述测试设备被配置或编程为用于执行上述方法的步骤。

一种用于对电源芯片进行静电放电测试的方法，其特征在于，所述方法包括：

对电源芯片进行初始电性测试，判断芯片是否满足功能要求；

确定电源芯片的多个引脚中每个引脚各自的对地的第一静电放电 ESD电压值、每个引脚各自的对Vcc的第二静电放电ESD电压值以及每个I/O引脚各自的对I/O引脚的第三静电放电ESD电压值，为每个引脚标注各自的对地的第一静电放电ESD电压值，为每个引脚标注各自的对Vcc的第二静电放电ESD电压值，为每个I/O引脚标注对I/O引脚的第三静电放电ESD电压值；

测量电源芯片IV曲线变化，得到IV曲线，用于与数据手册中IV 曲线进行对比对，从而判断芯片是否失效；