[发明专利]一种用于对电源芯片进行静电放电测试的方法及系统

权利要求书

1.一种用于对电源芯片进行静电放电测试的方法，其特征在于，所述方法包括：

对电源芯片进行初始电性测试，判断芯片是否满足功能要求；

确定电源芯片的多个引脚中每个引脚各自的对地的第一静电放电ESD电压值、每个引脚各自的对Vcc的第二静电放电ESD电压值以及每个I/O引脚各自的对I/O引脚的第三静电放电ESD电压值，为每个引脚标注各自的对地的第一静电放电ESD电压值，为每个引脚标注各自的对Vcc的第二静电放电ESD电压值，为每个I/O引脚标注对I/O引脚的第三静电放电ESD电压值；

测量电源芯片IV曲线变化，得到IV曲线，用于与数据手册中IV曲线进行对比对，从而判断芯片是否失效；

对电源芯片进行最终电性测试，最初电性实验是判断芯片在未进行静电放电测试时功能是否正常，最终电性实验用于判断芯片经静电放电测试后功能是否正常；

通过判定IV曲线变化是否超过电流阈值及电性测试结果来判断是否符合设计指标；

若电流为1uA时的测量电压在芯片数据手册上IV曲线上所对应的电压的上下30％以内，则符合设计指标；

根据电性测试结果判断，若各芯片的数据手册上的功能满足功能要求，则符合设计指标。

2.根据权利要求1所述的方法，其特征在于，对电源芯片进行初始电性测试中的包括DC参数测试和功能测试；包括测试设备，所述测试设备被配置或编程为用于以上测试步骤，本发明的方法简单实用，可以对静电放电ESD耐压值进行准确的评价，并缩短静电放电ESD测试周期。

3.根据权利要求1所述的方法，其特征在于，所有引脚对地打上产品数据手册中的静电放电ESD电压值，所有的引脚对Vcc打上产品数据手册中的静电放电ESD电压值，所有I/O引脚对I/O引脚打上产品数据手册中的静电放电ESD电压值中，每个打压步骤执行3次，时间间隔1分钟。

4.根据权利要求1所述的方法，其特征在于，所有引脚对地打上产品数据手册中的ESD电压值，所有的引脚对Vcc打上产品数据手册中的ESD电压值，所有I/O引脚对I/O引脚打上产品数据手册中的静电放电ESD电压值中还包括：将环境温度设置成25℃，湿度设置成55％RH。

5.根据权利要求1～4所述的方法，其特征在于，当所有的测试结果与预期结果均一致时，判定电源芯片静电放电ESD耐压值符合设计指标。

6.一种用于对电源芯片进行静电放电测试的系统，其特征在于，所述系统包括：

对电源芯片进行初始电性测试，判断芯片是否满足功能要求；

确定电源芯片的多个引脚中每个引脚各自的对地的第一静电放电ESD电压值、每个引脚各自的对Vcc的第二静电放电ESD电压值以及每个I/O引脚各自的对I/O引脚的第三静电放电ESD电压值，为每个引脚标注各自的对地的第一静电放电ESD电压值，为每个引脚标注各自的对Vcc的第二静电放电ESD电压值，为每个I/O引脚标注对I/O引脚的第三静电放电ESD电压值；

测量电源芯片IV曲线变化，得到IV曲线，用于与数据手册中IV曲线进行对比对，从而判断芯片是否失效；

对电源芯片进行最终电性测试，最初电性实验是判断芯片在未进行静电放电测试时功能是否正常，最终电性实验用于判断芯片经静电放电测试后功能是否正常；

通过判定IV曲线变化是否超过电流阈值及电性测试结果来判断是否符合设计指标；

若电流为1uA时的测量电压在芯片数据手册上IV曲线上所对应的电压的上下30％以内，则符合设计指标；

根据电性测试结果判断，若各芯片的数据手册上的功能满足功能要求，则符合设计指标。

7.根据权利要求6所述的系统，其特征在于，对电源芯片进行初始电性测试中包括DC参数测试和功能测试，包括测试设备；所述测试设备被配置或编程为用于以上测试步骤，本发明的方法简单实用，可以对静电放电ESD耐压值进行准确的评价，并缩短静电放电ESD测试周期。