[发明专利]一种低温漂的带隙基准电路

权利要求书

1.一种低温漂的带隙基准电路，其特征在于，包括：

基准电压模块，所述基准电压模块的电源端连接于电压源，所述基准电压模块的接地端连接于参考地，所述基准电压模块的第一输出端连接于监测模块，所述基准电压模块的第二输出端输出基准电压信号；

所述监测模块，其电源端连接于电压源，其接地端连接于参考地，其输入端连接于所述基准电压模块的第一输出端，所述监测模块的输出端输出监测电压信号；

所述基准电压模块包括至少两个第一晶体管，所述第一晶体管为MOS管或三极管；所述监测模块包括第二晶体管，所述第二晶体管与所述第一晶体管的类型相同，以使所述监测电压信号与所述基准电压信号具有相同的温漂趋势，当所述第二晶体管为三极管时，所述监测电压信号为基极与发射极之间的电压差，当所述第二晶体管为MOS管时，所述监测电压信号为栅极与源极之间的电压差；

所述第一晶体管为NPN三极管，所述基准电压模块包括第一NPN三极管、第二NPN三极管、运算放大器、第一PMOS管和第二PMOS管，其中所述第一PMOS管和所述第二PMOS管的源极共接于电压源，所述第一PMOS管和所述第二PMOS管的栅极共接于所述运算放大器的输出端，所述运算放大器的输出端为所述基准电压模块的第一输出端；所述第一PMOS管的漏极连接于所述第一NPN三极管的集电极，所述第二PMOS管的漏极通过第一负载连接于所述第二NPN三极管的集电极，所述第一NPN三极管和所述第二NPN三极管的发射极共接于参考地；所述第一NPN三极管的发射极通过第二负载连接于所述运算放大器的负向输入端及所述第一PMOS管的漏极，所述第二NPN三极管的发射极通过第三负载连接于所述运算放大器的正向输入端及所述第二PMOS管的漏极，且所述第一NPN三极管和所述第二NPN三极管的基极分别和各自的集电极连接；或者，

所述第一晶体管为NPN三极管，所述基准电压模块包括第一NPN三极管、第二NPN三极管、运算放大器、第一PMOS管和第二PMOS管，其中所述第一PMOS管和所述第二PMOS管的源极共接于电压源，所述第一PMOS管和所述第二PMOS管的栅极共接于所述运算放大器的输出端，所述运算放大器的输出端为所述基准电压模块的第一输出端；所述第一PMOS管的漏极通过第二负载连接于所述第一NPN三极管的集电极和所述运算放大器的负向输入端，所述第二PMOS管的漏极通过第三负载连接于所述运算放大器的正向输入端，且所述第三负载通过第一负载连接于所述第二NPN三极管的集电极，所述第二NPN三极管的集电极通过所述第一负载连接于所述运算放大器的正向输入端，所述第一NPN三极管和所述第二NPN三极管的发射极共接于参考地，且所述第一NPN三极管和所述第二NPN三极管的基极分别和各自的集电极连接；或者，

所述第一晶体管为PNP三极管，所述基准电压模块包括第一PNP三极管、第二PNP三极管、运算放大器、第一PMOS管和第二PMOS管，其中所述第一PMOS管和所述第二PMOS管的源极共接于电压源，所述第一PMOS管和所述第二PMOS管的栅极共接于所述运算放大器的输出端，所述运算放大器的输出端为所述基准电压模块的第一输出端；所述第一PMOS管的漏极通过第二负载连接于所述第一PNP三极管的发射极和所述运算放大器的负向输入端，所述第二PMOS管的漏极通过第三负载连接于所述运算放大器的正向输入端，且所述第三负载通过第一负载连接于所述第二PNP三极管的发射极，所述第二PNP三极管的发射极通过所述第一负载连接于所述运算放大器的正向输入端，所述第一PNP三极管和所述第二PNP三极管的集电极及基极共接于参考地；

通过对所述第三负载的阻值进行调整，以实现对所述基准电压模块进行温漂校准。

2.如权利要求1所述的低温漂的带隙基准电路，其特征在于，所述第一晶体管为NPN型，所述监测模块包括第三PMOS管和第三NPN三极管，所述第三PMOS管的栅极连接所述基准电压模块的第一输出端，所述第三PMOS管的源极连接所述电压源，所述第三PMOS管的漏极连接所述第三NPN三极管的集电极，所述第三NPN三极管的发射极接所述参考地，且所述第三NPN三极管的基极与本身的集电极相接。