[发明专利]一种处理系统以及一种片上系统

说明书

本申请公开了一种片上系统，包括：N个子系统，N为正整数，与N个子系统均连接的根控制单元；根控制单元包括：命令生成器，用于在接收到任一子系统发送的状态信号之后，按照命令生成器中的寄存器配置，输出对应于状态信号的各条命令至命令缓冲器的命令队列中；命令缓冲器；命令发送状态器，用于从命令缓冲器的命令队列中顺序读取命令，并且读取了任意一条命令之后，将读取的该条命令发送至对应于该条命令的子系统的枝控制单元中以进行该命令的执行。应用本申请的方案，有效地提高了片上系统的效率，且提高了任务耗时的稳定性。本申请还提供了一种处理系统，具有相应技术效果。

技术领域

本发明涉及计算机技术领域，特别是涉及一种处理系统以及一种片上系统。

背景技术

目前的SoC(System on Chip，片上系统)的开发已经呈现出设计功能越来越复杂、设计规模越来越大，芯片制造工艺尺寸越来越小的趋势，对芯片的高性能，低功耗，多应用场景等的需求也越来越高。高性能的要求意味着芯片的内部运行频率越来越高，低功耗的要求意味着芯片设计时要尽可能多地采用低功耗设计方法，例如把芯片逻辑划分成其供电电源可以单独打开或关断的电源域Power Domain、采用门控时钟单元Clock Gating Cell控制时钟开关、采用多个供电电源且它们的值动态可调等等。多应用场景则是根据芯片的每一种应用情况，定义相应的时钟开关状态和运行频率、相应的电源域开关状态以及每个供电电源值等，以使得在满足应用场景需求的前提下功耗和性能最优化。在SoC中，实现上述功能的电路称为SCU(System Control Unit，系统控制单元)，通常包括三部分：CCU(Clock Control Unit，时钟控制单元)、RCU(Reset Control Unit，复位控制单元)以及PCU(Power Control Unit，电源控制单元)，且有时需要各个部分协同工作来完成某种功能。

图1为目前的SoC系统的控制单元的实现方法，各个子系统的结构相同，仅示出了子系统1的结构。以子系统1的系统控制单元为例，工作流程如下：1、子系统1完成某项工作任务，向中断处理单元发送位宽为M的中断或状态信号[M-1:0]。2、中断处理单元按照优先级给CPU发送中断信号。3、CPU响应中断请求，获得子系统1的当前状态并确定其下一步行动方案。4、CPU通过“AHB/AXI从接口2”端口向片上互联模块发送控制命令，该命令经过片上互联模块的“总线仲裁器1”端口、片上互联模块的“AHB主接口1”端口，传输到子系统1系统控制单元的AHB接口。最后，子系统1系统控制单元的AHB接口在处理控制命令后，通过寄存器读写信号去实现对时钟控制单元的时钟频率、复位控制单元的逻辑复位或电源控制单元的电源域、门控时钟和供电电源值等的设置。

图1的SoC系统由硬件部分和软件部分组成。在上述过程中，CPU需要一定的时间来执行软件程序从而对中断信号进行判断和处理，得出子系统的下一步行动方案。并且，片上互联模块控制命令传输的时间不确定。此外，由于片上互联模块与多个CPU连接，可能同时接收多个“AHB/AXI从接口”的访问，这样上述过程中“AHB/AXI从接口2”到“AHB主接口1”的命令传输时间较长且具有很大的不确定性。基于以上原因，使得目前的SoC系统存在效率不高，且执行任务耗时不稳定的问题。

综上所述，如何有效地提高片上系统的效率，提高任务耗时的稳定性，是目前本领域技术人员急需解决的技术问题。

发明内容

本发明的目的是提供一种处理系统以及一种片上系统，以有效地提高片上系统的效率，提高任务耗时的稳定性。

为解决上述技术问题，本发明提供如下技术方案：

一种片上系统，包括：

N个子系统，N为正整数，与N个子系统均连接的根控制单元；

所述根控制单元包括：

命令生成器，用于在接收到任一子系统发送的状态信号之后，按照所述命令生成器中的寄存器配置，输出对应于所述状态信号的各条命令至命令缓冲器的命令队列中；