[发明专利]一种三维存储器的制作方法及三维存储器

说明书

本申请实施例公开了一种三维存储器的制作方法及三维存储器，该制作方法包括：提供一衬底；在所述衬底上形成堆叠结构；在所述堆叠结构中形成多个通道孔；在所述通道孔侧壁形成半导体层；将等离子体注入到所述通道孔的第一区域，使得所述半导体层位于所述通道孔第一区域的部分的被氧化能力弱于所述半导体层位于所述通道孔第二区域的部分的被氧化能力，其中所述半导体层第一区域位于所述半导体层第二区域背离所述衬底一侧，从而能够在氧化所述半导体层，形成位于所述通道孔侧壁的氧化层时，使得更多的氧原子能够到达所述半导体层位于所述通道孔第二区域的部分，有助于在所述通道孔侧壁形成厚度较均匀的氧化层。

技术领域

本申请涉及半导体制造领域，尤其涉及一种三维存储器的制作方法及应用该方法制作的三维存储器。

背景技术

随着半导体行业的持续进步，三维存储器也得到了迅速的发展，其中，三维存储器的存储性能一直是人们关注的重点。但是在现有的技术中，通常会由于在三维存储器的制作过程中，通道孔侧壁形成的氧化层厚度不均匀，而影响三维存储器的存储性能。因此，提供一种能够改善通道孔侧壁的氧化层厚度均匀性的三维存储器的制作方法，成为本领域技术人员的研究重点。

发明内容

为解决上述技术问题，本申请实施例提供了一种三维存储器的制作方法，该制作方法有助于在所述三维存储器的通道孔侧壁形成厚度较均匀的氧化层。

为解决上述问题，本申请实施例提供了如下技术方案：

一种三维存储器的制作方法，该方法包括：

提供一衬底；

在所述衬底上形成堆叠结构；

在所述堆叠结构中形成贯穿所述堆叠结构并延伸至所述衬底表面的多个通道孔，其中，所述通道孔的延伸方向垂直于所述衬底；

在所述通道孔侧壁形成半导体层；

将等离子体注入到所述通道孔的第一区域，使得所述半导体层位于所述通道孔第一区域的部分的被氧化能力弱于所述半导体层位于所述通道孔第二区域的部分的被氧化能力，其中所述通道孔第一区域位于所述通道孔第二区域背离所述衬底的一侧；

氧化所述半导体层，形成位于所述通道孔侧壁的氧化层。

可选的，所述通道孔第一区域为从所述通道孔顶端向下延伸的区域，该区域的长度占所述通道孔整体长度的30％～40％。

可选的，将等离子体注入到所述通道孔的第一区域，使得所述半导体层位于所述通道孔第一区域的部分的被氧化能力弱于所述半导体层位于所述通道孔第二区域的部分的被氧化能力包括：

将所述等离子体注入到所述通道孔的第一区域，使得所述半导体层位于所述通道孔第一区域部分中的氢原子个数的比例由第一数值降低为第二数值和/或使得所述半导体层位于所述通道孔第一区域部分中的氮原子个数的比例量由第三数值增大为第四数值；

其中，将所述等离子体注入到所述通道孔第一区域之前，所述半导体层位于所述通道孔第一区域部分中的氢原子个数的比例和所述半导体层位于所述通道孔第二区域部分中的氢原子个数的比例均为所述第一数值，所述半导体层位于所述通道孔第一区域部分中的氮原子个数的比例和所述半导体层位于所述通道孔第二区域部分中的氮原子个数的比例均为所述第三数值。

可选的，所述等离子体包括氮等离子体或氦等离子体中的至少一种。

可选的，所述半导体层为氮化硅层，所述氧化层为氧化硅层。

可选的，氧化所述半导体层，形成位于所述通道孔侧壁的氧化层包括：

氧化所述半导体层，在所述通道孔第一区域形成第一氧化层，在所述通道孔第二区域形成第二氧化层，所述第一氧化层和所述第二氧化层构成所述氧化层，所述第一氧化层位于所述第二氧化层背离所述衬底一侧。