[发明专利]带屏蔽区的非对称碳化硅UMOSFET器件及制备方法

说明书

本发明提供了一种带屏蔽区的非对称碳化硅UMOSFET器件及制备方法；所述器件包括自下而上的第二金属，N+衬底和N‑外延层；N‑外延层具有第一P‑阱区、第一N+注入区、第一P+注入区、第二P+注入区、第一沟槽和第二沟槽；还包括：第一金属，第一金属覆盖部分第一N+注入区上表面、第一P‑阱区侧表面和第二P+注入区上表面以形成欧姆接触；利用深P+屏蔽区和部分包围槽角的P+注入区有效屏蔽或缓解栅极氧化层两个槽角处的电场集中现象，从而提升器件的反向耐压能力和使用可靠性。

【技术领域】

本发明涉及半导体领域，尤其涉及一种带屏蔽区的非对称碳化硅UMOSFET器件及制备方法。

【背景技术】

近年来，随着电力电子系统的不断发展，对系统中的功率器件提出了更高的要求，而硅(Si)基电力电子器件由于材料本身的限制已无法满足系统应用的要求。

碳化硅(SiC)材料作为第三代半导体材料的代表，在诸多特性上均远胜于硅材料。碳化硅MOSFET器件作为近些年商业化的器件，在导通电阻、开关时间、开关损耗和散热性能等方面，均有着替代现有IGBT的巨大潜力。

在碳化硅UMOSFET中，由于栅氧化层具有沟槽形构造，在拐角处产生的电场集中比器件漂移区中的电场更大，使得栅氧化层可能在体区发生击穿之前就被击穿，这极大地影响了器件的可靠性。因此，研究人员会使用各种各样的栅氧化层加固结构，用以削弱碳化硅UMOSFET栅氧化层拐角处的电场集中现象，从而提高器件性能。

【发明内容】

本发明要解决的技术问题，在于提供一种带屏蔽区的非对称碳化硅MOSFET器件及其制备方法。

本发明之一是这样实现的：一种带屏蔽区的非对称碳化硅UMOSFET器件，包括

一第二金属，所述第二金属作为漏电极；

一N+衬底，所述N+衬底一面连接至所述第二金属；

一N-外延层，所述N+衬底另一面连接至所述N-外延层；

一第一P+注入区，所述第一P+注入区形状为L形，所述第一P+注入区连接所述N-外延层；

一第二P+注入区，所述第二P+注入区形状为L形，所述第二P+注入区连接所述N-外延层；

一第一P-阱区，所述第一P-阱区连接至所述第二P+注入区以及N-外延层；

一第一N+注入区，所述第一N+注入区连接至所述第一P-阱区；

一第一沟槽，所述第一沟槽分别连接所述N-外延层、第一P+注入区、第一P-阱区以及第一N+注入区；

一第二沟槽，所述第二沟槽分别连接所述第二P+注入区、第一P-阱区以及第一N+注入区；

一栅介质层，覆盖所述第一沟槽侧面和槽底上表面；

一栅极，覆盖所述栅介质层上表面且填充所述第一沟槽；

一第一金属，所述第一金属覆盖第一N+注入区上表面设定位置、第一N+注入区侧表面、第一P-阱区侧表面和第二P+注入区上表面以形成欧姆接触。

进一步地，所述第一沟槽深度在1μm～3μm，宽度0.5μm～2μm；所述第二沟槽深度在1μm～3μm，宽度0.5μm～2μm。

进一步地，所述第一P+注入区深度在1.5μm～3μm，宽度0.8μm～2μm；所述第二P+注入区深度在2μm～3μm，宽度1μm～2μm。

进一步地，所述第一P-阱区深度在0.3μm～1.0μm，宽度0.3μm～1μm；所述第一N+注入区深度在0.1μm～0.5μm，宽度0.3μm～1μm。