[发明专利]一种采用互连线偏差的轻量型PUF电路

说明书

本发明公开了一种采用互连线偏差的轻量型PUF电路，包括控制模块、PUF阵列和输出模块，PUF阵列由64个PUF单元按照8行8列方式排布形成，每个PUF单元分别包括第一反相器、第二反相器、第三反相器、第四反相器、第一金属线、第二金属线、第三金属线、第一与非门、第二与非门和第一MOS管，第一MOS管为NMOS管，第一金属线能够与第三金属线发生耦合而产生耦合电容，第二金属线能够与第三金属线发生耦合而产生耦合电容，当PUF单元的第一输入端接入信号时，第三金属线分别与第一金属线和第二金属线发生耦合而产生耦合电容，对PUF单元进行干扰，使PUF单元的输出相应的信号；优点是输出逻辑不容易出错，可靠性较高，且占用面积较小。

技术领域

本发明涉及一种PUF电路，尤其是涉及一种采用互连线偏差的轻量型PUF电路。

背景技术

随着互联网的蓬勃发展，信息安全问题越来越被人们所关注。网络交易在国内日趋流行，加强安全系统来保护我们的个人信息与财产安全变得尤为重要。世界上没有两个完全相同的物体，故而在集成电路工艺上，即使是相同的工艺，最终生产出来的产品也必然会有差异。近年来，物理不可克隆函数(PUF)技术作为一种不能被复制的安全密钥被引入到芯片安全领域，研究人员也发表了越来越多与此相关的科学文章和评论。PUF电路的输出响应是由其内器件工艺偏差所导致的，存在不可预测性，因此也很难复制PUF。PUF电路具有唯一性、一致性和可靠性。典型的PUF电路可以分为两类：基于内存的PUF电路和基于路径延迟的PUF电路。其中，现有的基于路径延迟的PUF电路是由门电路的工艺偏差产生不同的延迟，从而产生不同的输出响应。

随着科学的飞快发展，CMOS尺寸越来越小，导致了信号在器件之间的传输时间变短，器件横截面积也变得更小。相应的，在原本相同面积的地方，器件的数量逐步增加，导致了器件之间的导线数量也成倍数式上涨。随着线的增多，PUF电路所占的面积增加，这不利于集成电路的发展。随着加工工艺的进步，基于路径延迟的PUF电路中互连线之间的间距越来越小，使得多层金属之间产生了横向电容，导致互连线的延迟远远大于门电路的延迟，最终使得基于路径延迟的PUF电路输出的逻辑信号错误，可靠性下降。另外，基于路径延迟的PUF电路用于密钥生成和用于认证的芯片时，需要利用大量的门电路，产生较大的面积，特别是要求高精度时，因此不具备轻型的特性。

发明内容

本发明所要解决的技术问题是提供一种输出逻辑不容易出错，可靠性较高，且占用面积较小的采用互连线偏差的轻量型PUF电路。