[发明专利]一种采用互连线偏差的轻量型PUF电路

权利要求书

1.一种采用互连线偏差的轻量型PUF电路，其特征在于包括控制模块、PUF阵列和输出模块，所述的控制模块具有第一控制端、第二控制端、第三控制端、第一时钟端、第二时钟端、第三时钟端和8个输出端，所述的控制模块的第一控制端用于接入第一控制信号，所述的控制模块的第二控制端用于接入第二控制信号，所述的控制模块的第三控制端用于接入第三控制信号，所述的控制模块的第一控制端、第二控制端和第三控制端均为高电平有效，所述的控制模块的第一时钟端用于接入第一时钟信号，所述的控制模块的第二时钟端用于接入第二时钟信号，所述的控制模块的第三时钟端用于接入第三时钟信号，所述的第一时钟信号的频率是所述的第二时钟信号的频率的两倍，所述的第二时钟信号的频率是所述的第三时钟信号的频率的两倍；所述的输出模块具有8个输入端、8个输出端、第一控制端、第二控制端、第三控制端、第一时钟端、第二时钟端和第三时钟端，所述的输出模块的第一控制端用于接入第四控制信号，所述的输出模块的第二控制端用于接入第五控制信号，所述的输出模块的第三控制端用于接入第六控制信号，所述的输出模块的第一控制端、第二控制端和第三控制端均为高电平有效，所述的输出模块的第一时钟端用于接入第四时钟信号，所述的输出模块的第二时钟端用于接入第五时钟信号，所述的输出模块的第三时钟端用于接入第六时钟信号，所述的第四时钟信号的频率是所述的第五时钟信号的频率的两倍，所述的第五时钟信号的频率是所述的第六时钟信号的频率的两倍；所述的PUF阵列由64个PUF单元按照8行8列方式排布形成，每个所述的PUF单元分别具有第一输入端、第二输入端和输出端，位于同一行的8个PUF单元的第一输入端和第二输入端全部连接且其连接端作为所述的PUF阵列的一个输入端，位于同一列的8个PUF单元的输出端全部连接且其连接端作为所述的PUF阵列的一个输出端，所述的PUF阵列具有8个输入端和8个输出端，所述的PUF阵列的8个输入端与所述的控制模块的8个输出端一一对应连接，所述的PUF阵列的8个输出端与所述的输出模块的8个输入端一一对应连接，所述的输出模块的8个输出端用于输出8位响应信号；每个所述的PUF单元分别包括第一反相器、第二反相器、第三反相器、第四反相器、第一金属线、第二金属线、第三金属线、第一与非门、第二与非门和第一MOS管，所述的第一MOS管为NMOS管，所述的第一与非门和所述的第二与非门分别具有第一输入端、第二输入端和输出端，所述的第一反相器的输入端和所述的第三反相器的输入端连接且其连接端为所述的PUF单元的第一输入端、所述的第一反相器的输出端和所述的第二反相器的输入端连接，所述的第三反相器的输出端和所述的第四反相器的输入端连接，所述的第二反相器的输出端和所述的第一金属线的一端连接，所述的第一金属线的另一端和所述的第一与非门的第一输入端连接，所述的第四反相器的输出端和所述的第二金属线的一端连接，所述的第二金属线的另一端和所述的第二与非门的第二输入端连接，所述的第一与非门的第二输入端和所述的第二与非门的输出端连接，所述的第一与非门的输出端、所述的第二与非门的第一输入端和所述的第一MOS管的漏极连接，所述的第一MOS管的栅极为所述的PUF单元的第二输入端，所述的第一MOS管的源极为所述的PUF单元的输出端，所述的第三金属线位于所述的第一金属线和所述的第二金属线之间，所述的第三金属线分别与所述的第一金属线和所述的第二金属线平行，所述的第一金属线能够与所述的第三金属线发生耦合而产生耦合电容，所述的第二金属线能够与所述的第三金属线发生耦合而产生耦合电容，所述的第一金属线和所述的第二金属线作为受害线，所述的第三金属线作为攻击线，当所述的PUF单元的第一输入端接入信号时，所述的第三金属线分别与所述的第一金属线和所述的第二金属线发生耦合而产生耦合电容，对所述的PUF单元进行干扰，使所述的PUF单元的输出相应的信号。