[发明专利]互联裸芯与DSP/FPGA的通信方法及其通信系统

说明书

本发明涉及互联裸芯与DSP/FPGA的通信方法及其通信系统。互联裸芯与DSP/FPGA的通信方法，包括多个数据接口，每个所述数据接口均设有不同的协议转换模块，所述数据接口通信时包括数据输入转换和数据输出转换；所述数据输入转换时，DSP/FPGA的外部数据经过协议转换模块转换成统一的数据协议格式传递至互联裸芯内部的裸芯级网络进行数据的统一传输；所述数据输出转换时，互联裸芯内部的内部数据根据数据自身的数据性质被协议转换模块转换成不同的数据协议格式进入不同的数据接口传输至DSP/FPGA。该方法通过将外部数据与内部数据相互转换使得每个设备和器件都能以任意的形态接入多裸芯系统中，提升了系统的灵活性，有利于系统的灵活组装、快速定义和快速实现。

技术领域

本发明涉及一种与DSP/FPGA的通讯系统，尤其是互联裸芯与DSP/FPGA的通信方法及其通信系统。

背景技术

随着数字集成电路的发展，片上系统(System on Chip，SoC，指将多个功能模块集成到同一个硅片上)几乎已经成为了实现高性能系统的必要方案，生产厂商通过不断扩大SoC的规模来满足用户对产品性能的需求。然而，受到加工工艺等因素的限制，摩尔定律(即集成电路上可容纳的晶体管数目每经约24个月增加一倍的规律)正在逐渐失效，这使得在单个硅片上扩大集成电路规模的成本和开发周期变得极高。

未来集成电路将朝多裸芯(Die)集成方向发展，即将多个功能各异且已通过验证、未被封装的芯片组件互联组装起来，并封装为同一管壳中的芯片整体，从而形成封装级网络(Network on Package，NoP)。这些裸芯可以采用不同工艺、来自不同厂商，因此极大缩短和降低了开发周期和难度。

随着大数据时代的到来、人工智能等技术的发展，人们对算力的要求不断提高，未来多裸芯系统将离不开FPGA(Field Programmable Gate Array，现场可编程门阵列)、DSP(Digital Signal Proccesor，数字信号处理器)和其他专用加速器等拥有强大并行算力的器件。它们的对外接口类型丰富且互不相同，在将这些器件的裸芯组装成一个整体时，目前的多裸芯系统一般使用专用且固定的协议接口将它们直接连接，固定的协议接口对应着固定的硬件电路，这意味着这些器件将会在系统中承担固定的角色、执行固定的功能，这会降低系统的灵活性，增大系统的重构时间成本。

发明内容

为解决上述问题，本发明提供一种互联裸芯与DSP/FPGA的通讯方法，该方法能克服上述传统方法灵活性差和可重构性差的缺陷，借助可扩展高速互联裸芯设置多个数据接口实现包含DSP/FPGA的多裸芯系统的灵活组装、快速定义和快速实现。

具体技术方案为：

互联裸芯与DSP/FPGA的通信方法，包括多个数据接口，每个所述数据接口均设有不同的协议转换模块，所述数据接口通信时包括数据输入转换和数据输出转换；所述数据输入转换时，DSP/FPGA的外部数据经过协议转换模块转换成统一的数据协议格式传递至互联裸芯内部的裸芯级网络进行数据的统一传输；所述数据输出转换时，互联裸芯内部的内部数据根据数据自身的数据性质被协议转换模块转换成不同的数据协议格式进入不同的数据接口传输至DSP/FPGA。

互联裸芯与DSP/FPGA的通信系统，所述互联裸芯设有多个数据接口，多个所述数据接口用于与DSP/FPGA连接，每个所述数据接口均设有不同的协议转换电路，所述协议转换电路用于将不同的外部数据转换成统一的数据协议格式进入到所述互联裸芯和将所述互联裸芯内部的数据根据数据的目的数据接口转换成相应的数据协议格式。

优选的，所述数据接口包括主设备接口、从设备接口和对等设备接口。

进一步的，所述主设备接口包括：中断接口、DDR数据接口、SPI接口和JTAG接口，所述中断接口用于接收从互联裸芯传来的中断请求；所述DDR数据接口用于DSP/FPGA在主设备模式下发起数据传输；所述SPI接口用于供主设备启动时加载BOOT ROM启动代码；所述JTAG接口用于主设备的调试。