[发明专利]互联裸芯与DSP/FPGA的通信方法及其通信系统有效
| 申请号： | 202110160531.7 | 申请日： | 2021-02-05 |
| 公开（公告）号： | CN112817897B | 公开（公告）日： | 2022-08-02 |
| 发明（设计）人： | 魏敬和;黄乐天;于宗光;曹文旭;丁涛杰;刘国柱 | 申请（专利权）人： | 中国电子科技集团公司第五十八研究所 |
| 主分类号： | G06F13/40 | 分类号： | G06F13/40;G06F15/78 |
| 代理公司： | 无锡派尔特知识产权代理事务所(普通合伙) 32340 | 代理人： | 杨立秋 |
| 地址： | 214000 *** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 互联裸芯 dsp fpga 通信 方法 及其 系统 | ||
【权利要求书】：
1.互联裸芯与DSP/FPGA的通信系统，其特征在于，所述互联裸芯设有多个数据接口，多个所述数据接口用于与DSP/FPGA连接，每个所述数据接口均设有不同的协议转换电路，所述协议转换电路用于将不同的外部数据转换成统一的数据协议格式进入到所述互联裸芯和将所述互联裸芯内部的数据根据数据的目的数据接口转换成相应的数据协议格式；
所述数据接口包括主设备接口、从设备接口和对等设备接口；
所述主设备接口包括：中断接口、DDR数据接口、SPI接口和JTAG接口，所述中断接口用于接收从互联裸芯传来的中断请求；所述DDR数据接口用于DSP/FPGA在主设备模式下发起数据传输；所述SPI接口用于供主设备启动时加载BOOT ROM启动代码；所述JTAG接口用于主设备的调试。
2.根据权利要求1所述的互联裸芯与DSP/FPGA的通信系统，其特征在于，所述从设备接口包括：PCIe接口和中断接口，所述PCIe接口用于传输数据；所述中断接口用于从设备发出中断请求。
3.根据权利要求1所述的互联裸芯与DSP/FPGA的通信系统，其特征在于，所述对等设备接口包括RapidIO接口，用于传输数据。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第五十八研究所，未经中国电子科技集团公司第五十八研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202110160531.7/1.html，转载请声明来源钻瓜专利网。
- 上一篇：APP行为监控方法和装置、终端及存储介质
- 下一篇：一种耳标枪
