[发明专利]一种减少仿真时间的辅助芯片设计方法

说明书

本发明揭示了一种减少仿真时间的辅助芯片设计方法，先建立标准元件库；再按功能分类建立模拟集成电路的参考模型，包含自动化调用及组合连接的元件库信息、参数的填充空间以及部分需由人工设计的空白模块；而后在开发工具中按所需功能选择参考模型并填写参数，生成原理图顶层电路、各个模块子电路及模块验证所需的表单，一并导入原理图编辑器完成原理图设计；最后导入版图设计工具，调用标准元件库中对应的版图及绘制版图、验证并整合完整出图。应用本发明该方法，能减少因原理图调整而重新布局版图带来的耗费时间，同时也减少了绝大部分模块功能验证需要的仿真时间，大幅加快了芯片设计的速度。

技术领域

本发明涉及一种半导体芯片设计方法，尤其涉及模拟集成电路设计中一种减少仿真时间的辅助芯片设计方法。

背景技术

如图1所示，目前模拟电路芯片设计时采用分别绘制各个功能模块，最后统一摆放连线组成一个完整的芯片，其中原理设计部分经常会因实际设计需求而创建新电路结构或修改模块的部分参数；而版图部分则需根据原理部分的修改而做出对应的实际版图电路。

因原理图部分修改的参数随原理设计师的个人经验原因而做出的修改因人而异。比如为减小电路中某一支路的电流可以是增大该支路的电阻，也可以是减小某节点的电压，而对应的是修改不同元件的参数。对应这些行为版图部分也会做相对应的修改，而一些原理上的修改可能会很大程度地改变版图上元件的布局。这会带来很多不可预测的寄生参数，从而使得电路得从版图部分提取原理图及相关寄生参数进行仿真确认。一旦发现严重影响电路的寄生参数或寄生器件还得重新调整版图，反反复复验证确认，效率低下。在电路设计中仿真计算需要的时间是严重影响整个芯片设计进度关键因素。

发明内容

为克服上述现有技术的不足，本发明的目的旨在提出一种减少仿真时间的辅助芯片设计方法，解决芯片设计中原理图与版图调整难度大、仿真耗时长的问题。

本发明实现上述目的的技术解决方案是，一种减少仿真时间的辅助芯片设计方法，其特征在于包括以下步骤：

S1、建立标准元件库，按工艺及功能对各类现成且经验证的标准电路模块进行分类，逐条生成元件库信息；

S2、建立参考模型，按功能分类建立模拟集成电路的参考模型，所述参考模型包含自动化调用及组合连接的元件库信息、参数的填充空间以及部分需由人工设计的空白模块；

S3、芯片原理图设计，在开发工具中按所需功能选择参考模型并填写参数，生成原理图顶层电路及各个模块子电路，同时生成模块验证所需的表单，一并导入原理图编辑器完成原理图设计；

S4、版图设计，将完成设计的原理图导入版图设计工具，对应原理图中自动调用元件库信息所生成的标准电路模块，调用标准元件库中对应的版图并修改参数；对应原理图中需人工设计的空白模块绘制版图、验证并整合完整出图。

上述减少仿真时间的辅助芯片设计方法，进一步地，建立标准元件库包括步骤：S11、收集各个工艺平台上已流片验证的芯片设计电路原理图及版图；S12、提取原理图中以功能区分的标准电路模块及对应的版图；S13、以功能代码结合性能参数的格式生成元件库信息，并汇总成为标准元件库。

上述减少仿真时间的辅助芯片设计方法，更进一步地，任一元件库信息包含对应标准电路模块已成型的版图，且版图中预留有对应参数设定电阻、足量面积的空位。

上述减少仿真时间的辅助芯片设计方法，进一步地，芯片原理图设计中导入原理图编辑器后包括步骤：S31、人工验证并确认所生成的原理图中自动调用元件库信息所生成的各个标准电路模块是否满足设计要求，填充表单；S32、人工设计原理图中标记的空白模块，并反复验证设计所得，补全表单。

上述减少仿真时间的辅助芯片设计方法，更进一步地，S32中所述反复验证至少包括在各温度条件、各工艺偏差、输入电压电流变化及各种组合形式下的验证模块是否满足设计要求。