[发明专利]半导体器件及其制作方法

说明书

本发明提供一种半导体器件及其制作方法。所述制作方法中，在第一绝缘层中的第一开口内形成第一导电结构后，在上方形成导电覆盖层，导电覆盖层贴附着第一导电结构的暴露面，并且延伸到所述第一绝缘层的上表面，然后再在上方形成第二绝缘层以及位于第二绝缘层中的第二导电结构，第一导电结构中的第一金属互联线和第二导电结构中的第二金属互联线电性连接。所述导电覆盖层可起到填补第一金属互联线和第一开口之间的缝隙的作用，在形成第二导电结构后，第一开口顶部不容易产生空洞，从而有助于提升半导体器件的性能和延长半导体器件的寿命。所述半导体器件包括在半导体结构中的第一开口上设置的上述导电覆盖层。

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体器件及其制作方法。

背景技术

随着大规模集成电路的飞速发展，集成电路制造工艺变得越来越复杂和精细，为了提高集成密度，在衬底如硅片上形成器件结构后，会采用金属互联技术在垂直空间内进行金属互联，通过金属互联线将在半导体基底上制造出的各种元件连接起来，形成一个完整的电路系统，并提供与半导体器件的外电路之间的接触点。为了抑制配线延迟，通常利用电阻比铝低的铜作为金属互联线的材料。大马士革工艺是形成铜金属互联线的主要工艺。

但是，目前的金属互联线工艺仍然存在一些问题。以一种铜金属互联线的制作为例，参照图1，首先在形成有半导体元件的基底上制作第一绝缘层10，并在第一绝缘层10中的沟槽内形成第一铜互联线11；然后，进行平坦化工艺（如化学机械研磨），使第一铜互联线11的上表面和第一绝缘层10的上表面平坦，但是，对金属的研磨常需要用到强的化学腐蚀来帮助机械研磨，研磨结束后位于边界的铜材料容易被腐蚀而缺失，使得在第一铜互联线11的顶部与位于其周围的阻挡层12之间产生间隙，图2示出了在第一绝缘层10中形成第一铜互联线11后的截面照片（SEM照片），图1和图2中的虚线圈指示了间隙的位置；接着，参照图3，在第一绝缘层10上叠加形成第二绝缘层20，并在第二绝缘层20中形成露出第一铜互联线11的通孔21；然后，参照图4，在第二绝缘层20中的通孔21中填充铜，形成位于上方的第二铜互联线22，第二铜互联线22与下方的第一铜互联线11电性连接。但是，该结构中，由于第一铜互联线11的顶部与位于其周围的阻挡层12之间具有间隙，导致在形成第二铜互联线22后，位于下方的第一铜互联线11周围产生空洞，图5示出了形成第二铜互联线22后的SEM照片，图4和图5中的虚线圈指示了空洞的位置。

此外，上述制作工艺中，在对露出第一铜互联线11的通孔21进行填充之前，通常会对通孔21内进行湿法清洗，以去除通孔21内的杂质以及铜表面的氧化层，但是，在清洗过程中，由于酸性清洗液具有各向同性的腐蚀作用，在填充通孔21时，实际的半导体结构在第一铜互联线11的顶部可能形成有边缘伸入第二绝缘层21下方的凹陷，如图7所示。这种情形下，在所述通孔21中填充第二铜互联线22之后的半导体结构的剖面如图7所示。可以看出，在第一铜互联线11的顶部，仍然容易产生空洞（如图7中虚线圈指示的位置）。

在半导体器件（或对应的芯片）的使用过程中，图4和图7所示的空洞会使得金属互联线的电性不稳定，严重的情况会导致漏电，缩短器件的寿命。

发明内容

为了避免现有工艺中在金属互联线附近产生的空洞缺陷影响半导体器件的性能及寿命，本发明提供一种半导体器件及其制作方法。

一方面，本发明提供一种半导体器件的制作方法，包括以下步骤：

提供一半导体结构，所述半导体结构的顶层为第一绝缘层，所述第一绝缘层中形成有第一开口，所述第一开口中填充有第一导电结构，所述第一导电结构包括第一金属互联线；

在所述第一开口上形成导电覆盖层，所述导电覆盖层贴附着所述第一导电结构的暴露面，并且延伸到所述第一绝缘层的上表面；

在所述半导体结构上形成第二绝缘层，所述第二绝缘层覆盖所述第一绝缘层和所述导电覆盖层；

形成贯穿所述第二绝缘层的第二开口，并控制所述第二开口的深度使得至少将所述导电覆盖层露出；以及，