[发明专利]中央处理器及其制造方法

权利要求书

1.一种中央处理器CPU，其特征在于，包括：

第一半导体结构，所述第一半导体结构包括至少一个内核、与所述内核信号连接的第一级至第N-1级缓存器、以及包含有第一导电触点的第一键合层；其中，所述N等于三或四；

第二半导体结构，所述第二半导体结构包括第N级缓存器和包含有第二导电触点的第二键合层；所述第N级缓存器包括三维相变存储器以及第一类存储器；所述三维相变存储器包括多个存储单元；所述存储单元包括：依次层叠设置的第一电极层、选通层、第二电极层、相变存储层和第三电极层；所述第一类存储器用于作为所述三维相变存储器的缓冲区；所述第一类存储器的写操作速度大于所述三维相变存储器的写操作速度；

键合结合层，位于所述第一半导体结构和所述第二半导体结构之间；其中，所述第一导电触点在所述键合结合层处与所述第二导电触点电性连接。

2.根据权利要求1所述的CPU，其特征在于，

所述第一半导体结构包括：

第一衬底；

位于所述第一衬底上的所述内核以及所述第一级至第N-1级缓存器；

位于所述内核以及所述第一级至第N-1级缓存器上的所述第一键合层；

所述第二半导体结构包括：

位于所述第一键合层上的所述第二键合层；

位于所述第二键合层上的所述三维相变存储器以及第一类存储器的存储单元阵列；

位于所述存储单元阵列上的所述三维相变存储器以及第一类存储器的外围电路；

位于所述外围电路上的第二衬底。

3.根据权利要求1所述的CPU，其特征在于，

所述第二半导体结构包括：

第二衬底；

位于所述第二衬底上的所述三维相变存储器以及第一类存储器的外围电路；

位于所述外围电路上的所述三维相变存储器以及第一类存储器的存储单元阵列；

位于所述存储单元阵列上的所述第二键合层；

所述第一半导体结构包括：

位于所述第二键合层上的所述第一键合层；

位于所述第一键合层上的所述内核以及所述第一级至第N-1级缓存器；

位于所述内核以及所述第一级至第N-1级缓存器上的第一衬底。

4.根据权利要求2或3所述的CPU，其特征在于，所述CPU还包括位于顶部衬底上的电引出结构；所述CPU通过所述电引出结构与外部器件连接；所述顶部衬底为第一衬底和第二衬底中位置处于上方的衬底；

所述电引出结构包括：位于所述顶部衬底中的通孔；位于所述通孔中的导电柱塞；位于所述顶部衬底上的再布线层；以及位于所述再布线层上的焊垫。

5.根据权利要求1所述的CPU，其特征在于，所述第一半导体结构还包括第一互连层；所述内核以及所述第一级至第N-1级缓存器通过所述第一互连层与所述第一导电触点连接；

所述第二半导体结构还包括第二互连层；所述三维相变存储器以及第一类存储器通过所述第二互连层与所述第二导电触点连接。

6.一种CPU的制造方法，其特征在于，包括：

形成第一半导体结构；所述第一半导体结构包括至少一个内核、与所述内核信号连接的第一级至第N-1级缓存器、以及包含有第一导电触点的第一键合层；其中，所述N等于三或四；

形成第二半导体结构；所述第二半导体结构包括第N级缓存器和包含有第二导电触点的第二键合层；所述第N级缓存器包括三维相变存储器以及第一类存储器；所述三维相变存储器包括多个存储单元；所述存储单元包括：依次层叠设置的第一电极层、选通层、第二电极层、相变存储层和第三电极层；所述第一类存储器用于作为所述三维相变存储器的缓冲区；所述第一类存储器的写操作速度大于所述三维相变存储器的写操作速度；

在所述第一半导体结构和所述第二半导体结构之间形成键合结合层；其中，所述第一导电触点在所述键合结合层处与所述第二导电触点电性连接。