[发明专利]中央处理器的制造方法、中央处理器及其控制方法

权利要求书

1.一种中央处理器CPU的制造方法，其特征在于，包括：

在衬底上分别形成CPU的内核、所述CPU的第一级至第N-1级缓存器，并形成所述CPU的第N级缓存器的外围电路，其中，所述N等于三或四；所述内核与N级缓存器信号连接；

在所述衬底上形成第一层金属互连层，所述第N级缓存器的外围电路与所述第N级缓存器的存储单元阵列经所述第一层金属互连层电连接；

在所述第一层金属互连层上形成第一地址线层；在所述第一地址线层上形成多个存储单元以及第二地址线层，以形成所述第N级缓存器的存储单元阵列；其中，所述第一地址线层和所述第二地址线层平行于同一平面且彼此垂直，所述多个存储单元中的每一存储单元与所述第一地址线层和第二地址线层均垂直；所述存储单元包括：依次层叠设置的第一电极层、选通层、第二电极层、相变存储层和第三电极层；

形成第二层金属互连层，所述第N级缓存器经所述第二层金属互连层电连接至外部器件。

2.根据权利要求1所述的方法，其特征在于，所述方法还包括：

所述内核、第一级至第N-1级缓存器以及所述第N级缓存器的外围电路在前端制程FEOL中形成，所述第N级缓存器的存储单元阵列在后端制程BEOL中形成。

3.根据权利要求1所述的方法，其特征在于，在形成第二层金属互连层之前，形成第三层金属互连层，所述第一级至第N-1级缓存器经所述第三层金属互连层电连接至外部器件。

4.根据权利要求1所述的方法，其特征在于，在衬底上分别形成CPU的内核、所述CPU的第一级至第N-1级缓存器，并形成所述CPU的第N级缓存器的外围电路时，

形成所述内核、第一级至第N-1级缓存器的衬底与形成所述第N级缓存器的外围电路的衬底相同或者不同。

5.一种CPU，其特征在于，包括：

至少一个内核；

与所述内核信号连接的N级缓存器，其中，所述N等于三或四；

所述N级缓存器中的第N级缓存器包括三维相变存储器；所述三维相变存储器包括多个存储单元；所述存储单元包括：依次层叠设置的第一电极层、选通层、第二电极层、相变存储层和第三电极层；通过所述相变存储器层的晶态与非晶态之间的切换实现数据的存储；通过所述选通层的导通实现电极对所述相变存储器元件的加热或淬火，以实现所述相变存储器层的晶态与非晶态之间的切换。

6.根据权利要求5所述的CPU，其特征在于，所述第N级缓存器还包括第一类存储器，用于作为所述三维相变存储器的缓冲区；所述第一类存储器的写操作速度大于所述三维相变存储器的写操作速度。

7.根据权利要求6所述的CPU，其特征在于，所述第一类存储器包括静态随机存取存储器SRAM。

8.根据权利要求5所述的CPU，其特征在于，所述存储单元包括一个相变存储器层及一个选通层；或者，所述存储单元包括二个相变存储器层及两个选通层。

9.一种CPU的控制方法，其特征在于，包括：

CPU的内核接收数据访问请求；其中，所述CPU包括权利要求5至8任一项所述的CPU；

查看所述CPU的N级缓存器中的第一级缓存器中是否存在所述请求数据；

确定所述第一级缓存器中不存在所述请求数据时，查看所述N级缓存器中的所述第一级缓存器的下一级缓存器中是否存在所述请求数据；

确定被查找的缓存器中不存在所述请求数据时，按照缓存器级数依次增加的顺序，继续查看新的下一级缓存器中是否存在所述请求数据，至所述N级缓存器中的第N级缓存器；

确定所述第N级缓存器中存在所述请求数据时，返回所述请求数据；确定所述第N级缓存器中不存在所述请求数据时，将主存储器中的相应数据载入所述第N级缓存器中。