[发明专利]一种半导体器件及其制备方法

说明书

本发明涉及一种半导体器件，包括：衬底；层间介质层，位于衬底上；所述层间介质层上具有接触孔，接触孔内具有存储节点接触插塞；多个柱状电容，位于所述层间介质层上；其中，所述柱状电容包括：下电极，为具有底部的筒形，所述底部与存储节点接触插塞电连接；介质层，覆盖所述下电极的外侧壁以及顶端；上电极，位于所述介质层外侧；其中，所述柱状电容还包括柱体，填充在所述下电极的筒形空腔内，所述柱体由介电薄膜形成。本发明通过采用介电薄膜形成柱体，使得本发明制成的半导体器件的性能得到改善，具有良好的防漏电特性。

技术领域

本发明涉及半导体技术领域，具体涉及一种半导体器件及其制备方法。

背景技术

随着半导体制造工艺技术的不断进步和产品尺寸小型化，动态随机存储器DRAM的集积度也随之提高，DRAM的电容结构的尺寸必然逐渐减小，这样使得电容结构上的有效电容值下降。应对DRAM的高度集成化，动作电压采用低电压化，尽管尺寸变小，记忆元件动作所需的充电容量仍然要求足够的电容容量，并且还要保证相邻电容器之间为了确保绝缘所预留的足够空间。

为了提高电容结构的有效电容值，通常考虑增加电容结构的纵横比，将电容结构改为筒状或柱状电容结构。对于筒状电容结构，高纵横比使得筒状电容器容易发生倒塌现象。另外，现有的柱状电容结构存在诸多缺陷，使得DRAM存储器件性能欠佳。

发明内容

为了解决上述技术问题，本发明的主要目的在于提供一种半导体器件及其制备方法，对现有柱状电容器进行改进，柱体(pillar)采用介电薄膜材料，使得电容器膜层上存在的压力转移，具有良好的防漏电特性。

为了实现以上目的，本发明提供了以下技术方案。

根据本发明的一个方面，提供了一种半导体器件，包括：

衬底；

层间介质层，位于衬底上；层间介质层上具有接触孔，接触孔内具有存储节点接触插塞；

多个柱状电容，位于层间介质层上；其中，柱状电容包括：

下电极，为具有底部的筒形，底部与存储节点接触插塞电连接；

介质层，覆盖下电极的外侧壁以及顶端；

上电极，位于介质层外侧；其中，柱状电容还包括柱体，填充在下电极的筒形空腔内，柱体由介电薄膜形成。

根据本发明的另一个方面，还提供了一种半导体器件的制备方法，包括以下步骤：

提供一基础结构，基础结构包括：衬底、位于衬底上的层间介质层，其中，在层间介质层上具有接触孔，接触孔内具有存储节点接触插塞；

在基础结构上形成模制层；

刻蚀模制层形成电容孔，并使得接触孔与电容孔连通；

在电容孔的内壁以及存储节点接触插塞的上表面形成下电极，下电极为筒形；

在下电极的筒形空腔内填充介电薄膜，形成柱体；

去除模制层，在下电极的外侧壁以及顶端形成介质层；

在介质层的外侧形成上电极。

与现有技术相比，本发明达到了以下技术效果：

(1)介电薄膜具有良好的压应力能力，这样使得柱体外壁的电容膜层结构(下电极、介质层、上电极)上存在的压力转移到柱体上，同时柱体内部不会出现孔隙，藉此提高了电容的性能；

(2)本发明的柱体的形成材料不存在晶界，不会产生裂缝；

(3)本发明的接触孔尺寸虽然缩小了，但是仍然具有高台阶覆盖率特性，能够进行很好的间隙填充，本发明还具有良好的防漏电特性。

附图说明