[发明专利]一种单片异质集成结构及制备方法

说明书

本发明公开了一种单片异质集成结构及制备方法，所述结构，包括：自底向上依次设置的衬底、成核层、缓冲层、化合物半导体层、氧化层及硅层；所述硅层为晶格为100面的硅，以便于在所述硅层上制备器件和电路。在硅层和化合物层之间设置氧化层，可以提高抗信号串扰和抗辐照的能力。所以，解决了现有技术中单片异质集成结构中在Si基晶圆制备器件和电路困难的技术问题，实现了便于半导体器件制备的技术效果。

技术领域

本发明涉及半导体领域，尤其涉及一种单片异质集成结构及制备方法。

背景技术

异质集成可以充分利用不同半导体材料及其他功能材料特殊的能带结构和物理属性，不仅可以制造性能更优异的微电子和光电子器件，还能实现分立器件的单芯片集成，推动电子系统向小型化、集成化方向发展。其中，Si基化合物半导体(如GaN、GaAs和SiC等)在异质集成技术领域具有极高应用前景，如硅基光电子、智能功率器件和集成电路等技术领域均对Si基GaN晶圆有着极高的应用需求，故硅基异质集成被认为是发展下一代集成微系统的技术平台。

但是，当前Si基GaN晶圆自底向上依次为衬底、硅、二氧化硅、及氮化镓，在(111)面Si基衬底高温生长获得。该技术在全世界范围内受到广泛重视和研究，但至今未能实现单片异质集成的产业化。主要问题在于：传统集成电路多采用(100)面Si基晶圆制备，因为(111)面Si基晶圆与(100)面电学特性的差异，即使成功制备(111面)Si基GaN，也存在(111)面Si基晶圆制备器件和电路困难的问题。

发明内容

本申请实施例通过提供一种单片异质集成结构及制备方法，解决了现有技术中单片异质集成结构中在Si基晶圆制备器件和电路困难的技术问题，实现了便于半导体器件制备的技术效果。

一方面，本申请通过本申请的一实施例，提供如下技术方案：

一种单片异质集成结构，包括：

自底向上依次设置的衬底、成核层、缓冲层、化合物半导体层、氧化层及硅层；

所述硅层为晶格为100面的硅，以便于在所述硅层上制备器件和电路。

可选的，包括：

所述成核层包括GaN，AlGaN和AlN中的至少一种材料，所述缓冲层为GaN，所述成核层和所述缓冲层的总厚度为1um～10um；

所述化合物半导体层为GaN；

所述氧化层为SiO₂，所述氧化层的厚度为1nm～50nm；

所述硅层的厚度为10nm～100nm。

另一方面，本申请通过本申请的一实施例提供如下技术方案：

一种单片异质集成结构的制备方法，包括：

提供第一晶圆和第二晶圆，其中，所述第一晶圆包括硅层和氧化层，所述第二晶圆自底向上依次包括衬底、成核层、缓冲层及化合物半导体层；

将所述第一晶圆的所述氧化层与所述第二晶圆的所述化合物半导体层键合形成异质集成结构；其中，所述异质集成结构的硅层通过剥离工艺控制至预设厚度。

可选的，所述提供第一晶圆和第二晶圆，其中，所述第一晶圆包括硅层和氧化层，所述第二晶圆自底向上依次包括衬底、成核层、缓冲层及化合物半导体层，包括：

在晶格为100面的硅层上制备氧化层，形成所述第一晶圆；

在衬底上依次制备成核层、缓冲层和化合物半导体层，形成所述第二晶圆。

可选的，所述在晶格为100面的硅层上制备氧化层，形成所述第一晶圆，包括：

在所述晶格为100面的硅层上采用热氧化工艺，形成SiO₂氧化层。