[发明专利]用于信号线缓冲器定时控制的设备和方法

权利要求书

1.一种设备，其包括：

多条信号线，所述多条信号线包含第一控制线和第二控制线并且进一步包含数据线；

第一信号线缓冲器，所述第一信号线缓冲器包含耦接到所述多条信号线的第一驱动器电路，所述第一驱动器电路被配置成在所述数据线上驱动相应数据信号并且分别在所述第一控制线和所述第二控制线上驱动第一控制信号和第二控制信号；以及

第二信号线缓冲器，所述第二信号线缓冲器包含耦接到所述多条信号线的第二驱动器电路，所述第二驱动器电路被配置成被激活以接收所述数据信号，其中所述第一控制信号和所述第二控制信号在不同时间到达所述第二信号线缓冲器，并且其中所述第二驱动器电路响应于作用第一控制信号和作用第二控制信号中的较晚控制信号而被激活并且响应于非作用第一控制信号和非作用第二控制信号中的较早控制信号而被去激活。

2.根据权利要求1所述的设备，其中所述第二信号线缓冲器包含驱动器控制逻辑，所述驱动器控制逻辑被配置成接收所述第一控制信号和所述第二控制信号并且响应于作用第一控制信号和作用第二控制信号中的所述较晚控制信号来提供作用驱动器激活信号并且响应于非作用第一控制信号和非作用第二控制信号中的所述较早控制信号来提供非作用驱动器激活信号，其中所述第二驱动器电路由所述作用驱动器激活信号激活并且由所述非作用驱动器激活信号去激活。

3.根据权利要求1所述的设备，其中所述第二信号线缓冲器包含驱动器控制逻辑，所述驱动器控制逻辑被配置成提供驱动器激活信号以激活和去激活所述第二驱动器电路，其中所述驱动器控制逻辑包含串联耦接的与非逻辑门和反相器电路。

4.根据权利要求1所述的设备，其中所述第二信号线缓冲器包含多个信号驱动器，每个信号驱动器被配置成当被激活时接收并且驱动所述数据信号中的相应数据信号。

5.根据权利要求1所述的设备，其中所述第一驱动器电路包括多个信号驱动器，每个信号驱动器被配置成驱动所述数据线上的所述数据信号中的相应数据信号。

6.根据权利要求5所述的设备，其中所述信号驱动器中的每个信号驱动器包括串联耦接的反相器电路。

7.根据权利要求1所述的设备，其中所述数据线中的第一数据线具有最长传播延迟并且所述数据线中的第二数据线具有最短传播延迟，并且其中所述第一控制线具有不小于所述最长传播延迟的第一传播延迟并且所述第二控制线具有不超过所述最短传播延迟的第二传播延迟。

8.根据权利要求1所述的设备，其中所述数据线中的第一数据线具有第一阻抗并且所述数据线中的第二数据线具有第二阻抗，并且所述第一阻抗大于所述第二阻抗，并且其中所述第一控制线具有不小于所述第一阻抗的阻抗并且所述第二控制线具有不超过所述第二阻抗的阻抗。

9.根据权利要求1所述的设备，其中所述数据线中的第一数据线具有第一长度并且所述数据线中的第二数据线具有第二长度，并且所述第一长度大于所述第二长度，并且其中所述第一控制线具有不小于所述第一长度的长度并且所述第二控制线具有不超过所述第二长度的长度。

10.根据权利要求1所述的设备，其中所述数据线在与所述数据线到所述第一驱动器电路的耦接相反的位置耦接到所述第二驱动器电路。