[发明专利]用于信号线缓冲器定时控制的设备和方法

说明书

公开了用于信号线缓冲器定时控制的设备和方法。一种示例设备包含多条信号线并且进一步包含第一信号线缓冲器和第二信号线缓冲器，所述多条信号线包含第一控制线和第二控制线并且进一步包含数据线。所述第一信号线缓冲器包含第一驱动器电路，所述第一驱动器电路被配置成在所述数据线上驱动相应数据信号并且分别在所述第一控制线和所述第二控制线上驱动第一控制信号和第二控制信号。所述第二信号线缓冲器包含第二驱动器电路，所述第二驱动器电路被配置成被激活以接收所述数据信号。所述第一控制信号和所述第二控制信号在不同时间到达所述第二信号线缓冲器。

技术领域

本申请总体上涉及半导体装置。

背景技术

电子存储器在许多电子系统中用于存储信息，例如在如移动电话、平板计算机、计算机、服务器等电子系统以及包含处理器或需要存储信息的电子系统中。存储器可以通过如写入命令和读取命令等存储器命令来控制，所述存储器命令由存储器通过命令总线接收。要存储的信息可以使用写入命令写入存储器的存储器单元阵列并且在稍后的时间通过使用读取命令从存储器的存储器单元阵列读取信息来取得。

可以通过贯穿阵列延伸的多条信号线向存储器单元阵列提供信息并且从存储器单元阵列提供信息。信号线可以耦接到在信号线之上驱动信号(例如，数据信号)的缓冲器电路。为了维持正被写入存储器单元阵列或从存储器单元阵列读取的数据的完整性，应准确地控制缓冲器电路的激活和去激活，以避免无意地驱动可以从一种数据状态转换到另一种数据状态的不稳定数据信号。

发明内容

在一方面，本申请提供了一种设备，所述设备包括：多条信号线，所述多条信号线包含第一控制线和第二控制线并且进一步包含数据线；第一信号线缓冲器，所述第一信号线缓冲器包含耦接到所述多条信号线的第一驱动器电路，所述第一驱动器电路被配置成在所述数据线上驱动相应数据信号并且分别在所述第一控制线和所述第二控制线上驱动第一控制信号和第二控制信号；以及第二信号线缓冲器，所述第二信号线缓冲器包含耦接到所述多条信号线的第二驱动器电路，所述第二驱动器电路被配置成被激活以接收所述数据信号，其中所述第一控制信号和所述第二控制信号在不同时间到达所述第二信号线缓冲器，并且其中所述第二驱动器电路响应于作用第一控制信号和作用第二控制信号中的较晚控制信号而被激活并且响应于非作用第一控制信号和非作用第二控制信号中的较早控制信号而被去激活。

在另一方面，本申请提供了一种设备，所述设备包括：多条数据线，每条数据线被配置成提供相应数据信号；第一控制线和第二控制线，所述第一控制线和所述第二控制线被配置成分别提供第一控制信号和第二控制信号，所述第一控制线具有与所述第二控制线不同的传播延迟；第一驱动器电路，所述第一驱动器电路耦接到所述多条数据线以及所述第一控制线和所述第二控制线，所述第一驱动器电路被配置成驱动相应数据信号或相应控制信号；第二驱动器电路，所述第二驱动器电路耦接到所述多条数据线以及所述第一控制线和所述第二控制线，所述第二驱动器电路当由作用驱动器激活信号激活时被激活以接收所述相应数据信号，所述作用驱动器激活信号具有基于作用和非作用的第一控制信号和第二控制信号的定时的定时，其中由于所述第一控制线和所述第二控制线的不同传播延迟，所述第一控制信号和所述第二控制信号在不同时间到达所述第二信号线缓冲器。

在另一方面，本申请提供了一种方法，所述方法包括：在相应控制线之上同时驱动第一控制信号和第二控制信号；在多条数据线中的相应数据线之上同时驱动多个数据信号中的每个数据信号；以及响应于作用第一控制信号和作用第二控制信号中的较晚控制信号来接收所述多个数据信号并且响应于非作用第一控制信号和非作用第二控制信号中的较早控制信号来停止接收和驱动所述多个数据信号。

附图说明

图1是根据本公开的实施例的设备的框图。

图2是根据本公开的实施例的半导体装置的芯片布局图。

图3是根据本公开的实施例的阵列区域的布局的图。

图4是根据本公开的实施例的信号线缓冲器和信号线的图。