[发明专利]封装结构及其制造方法在审
申请号: | 202110115409.8 | 申请日: | 2021-01-28 |
公开(公告)号: | CN113394173A | 公开(公告)日: | 2021-09-14 |
发明(设计)人: | 闵繁宇;李铮鸿;戴暐航;罗元佐;庄文源;郭峻诚;高金利 | 申请(专利权)人: | 日月光半导体制造股份有限公司 |
主分类号: | H01L23/31 | 分类号: | H01L23/31;H01L23/498;H01L21/56 |
代理公司: | 北京律盟知识产权代理有限责任公司 11287 | 代理人: | 蕭輔寬 |
地址: | 中国台湾高雄市楠梓*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 封装 结构 及其 制造 方法 | ||
提供一种封装结构及制造方法。所述封装结构包含布线结构、第一电子装置和第二电子装置。所述第一电子装置安置在所述布线结构上。所述第二电子装置安置在所述布线结构上。所述第一电子装置和所述第二电子装置并排安置。所述第一电子装置与所述第二电子装置之间的间隙大于或等于约150μm。
技术领域
本发明涉及封装结构及制造方法,并且涉及包含保护材料的封装结构及其制造方法。
背景技术
随着电子行业的快速发展以及半导体处理技术的进展,大量的电子组件或电子装置集成在半导体封装结构以实现改进的电气性能和额外的功能。因此,在热过程期间可能发生半导体封装结构的弯曲。因为半导体封装结构的刚度或韧性相对较低,所以在半导体封装结构的顶表面或在保护材料中可能会形成裂缝,并且这个裂缝随后延伸或生长到半导体封装结构的内部中。如果裂缝到达半导体封装结构的衬底,那么半导体封装结构中的电路层可能会受损或破裂,这可能会导致断路(open circuit),并且使得半导体封装结构不能正常操作。因此,半导体封装结构的良率可能降低。
发明内容
在一些实施例中,封装结构包含布线结构、第一电子装置和第二电子装置。第一电子装置安置在布线结构上。第二电子装置安置在布线结构上。第一电子装置和第二电子装置并排安置。第一电子装置与第二电子装置之间的间隙大于或等于约150μm。
在一些实施例中,封装结构包含布线结构、第一电子装置、第二电子装置和保护材料。第一电子装置安置在布线结构上,并且具有第一有源区域。第二电子装置安置在布线结构上。第一电子装置和第二电子装置并排安置。第一电子装置进一步具有面向第二电子装置的第一侧表面以及与第一侧表面相对的第二侧表面。第一侧表面与第一有源区域之间的第一距离小于第二侧表面与第一有源区域之间的第二距离。保护材料基本上填充第一电子装置与第二电子装置之间的间隙。
在一些实施例中,制造方法包含:(a)提供布线结构;(b)在布线结构上并排安置第一电子装置和第二电子装置;(c)沿着第一电子装置的侧表面施加保护材料;以及(d)沿着第一电子装置的另一侧表面施加保护材料。
附图说明
当结合附图阅读时,从以下详细描述容易理解本发明的一些实施例的方面。应注意各种结构可能未按比例绘制,且各种结构的尺寸可出于论述的清楚起见任意增大或减小。
图1说明根据本发明的一些实施例的封装结构的俯视图。
图2说明图1的封装结构的沿着线2-2截取的截面视图。
图3说明图1的封装结构的沿着线3-3截取的截面视图。
图4说明图2中的区“A”的放大视图。
图5说明图2中的区“B”的放大视图。
图6说明根据本发明的一些实施例的封装结构的实例的截面图。
图7说明根据本发明的一些实施例的封装结构的实例的截面图。
图8说明根据本发明的一些实施例的组装结构的截面图。
图9说明根据本发明的一些实施例的用于制造组装结构的方法的实例的一或多个阶段。
图10说明根据本发明的一些实施例的用于制造组装结构的方法的实例的一或多个阶段。
图11说明根据本发明的一些实施例的用于制造组装结构的方法的实例的一或多个阶段。
图12说明根据本发明的一些实施例的用于制造组装结构的方法的实例的一或多个阶段。
图13说明根据本发明的一些实施例的用于制造组装结构的方法的实例的一或多个阶段。
图14说明根据本发明的一些实施例的用于制造组装结构的方法的实例的一或多个阶段。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于日月光半导体制造股份有限公司,未经日月光半导体制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110115409.8/2.html,转载请声明来源钻瓜专利网。
- 上一篇:半导体结构
- 下一篇:显示设备及制造显示设备的方法