[发明专利]制造晶体管的方法

说明书

一种制造晶体管的方法包括在基板上方形成半导体层；蚀刻半导体层的部分以形成第一凹槽及第二凹槽；在半导体层上方形成第一掩膜层；对第一掩膜层执行第一热处理，第一热处理使第一掩膜层致密化；蚀刻第一掩膜层以便暴露第一凹槽；在第一凹槽中形成第一半导体材料；及移除第一掩膜层。

技术领域

本揭露有关于制造晶体管的方法。

背景技术

半导体装置用于各种电子应用，例如像个人计算机、移动电话、数字摄影机、及其他电子设备。半导体装置通常通过以下来制造：将绝缘或介电层、导电层、及半导体材料层依次沉积在半导体基板上，及使用微影术来图案化各个材料层以在其上形成电路部件及元件。

半导体工业通过连续降低最小特征尺寸，以便允许将更多部件整合至给定面积中来持续改良各个电子部件(例如，晶体管、二极管、电阻器、电容器等)的整合密度。然而，随着最小特征尺寸降低，出现应解决的额外问题。

发明内容

在一实施例中，方法包含在基板上方形成半导体层；蚀刻半导体层的部分以形成第一凹槽及第二凹槽；在半导体层上方形成第一掩膜层；对第一掩膜层执行第一热处理，第一热处理使第一掩膜层致密化；蚀刻第一掩膜层以便暴露第一凹槽；在第一凹槽中形成第一半导体材料；及移除第一掩膜层。

在一实施例中，方法包含在第一基板上方形成半导体层；蚀刻半导体层以形成第一区域中的第一凹槽及第二区域中的第二凹槽；在第一区域及第二区域上方沉积第一掩膜层；使第一掩膜层粗糙化；自第二区域移除第一掩膜层；在第二凹槽中形成第一磊晶源极/漏极区域；移除第一掩膜层的剩余部分；在第一区域及第二区域上方沉积第二掩膜层；使第二掩膜层粗糙化；自第一区域移除第二掩膜层；在第一凹槽中形成第二磊晶源极/漏极区域；移除第二掩膜层的剩余部分；及在半导体层上方形成栅极结构。

在一实施例中，方法包含在基板上方沉积掩膜层，基板包含第一凹槽及第二凹槽；对掩膜层执行沉积后处理；各向异性地蚀刻掩膜层以暴露第二凹槽；磊晶生长半导体材料的在掩膜层上方的第一部分及半导体材料的在第二凹槽中的第二部分，第一部分包含不连续结节；及各向同性地蚀刻以便移除掩膜层。

附图说明

本揭露的态样自与随附附图一起阅读的以下实施方式来最佳地理解。应指出，根据行业中的标准实务，各个特征不按比例绘制。事实上，为了论述清楚，各个特征的尺寸可任意增加或降低。

图1示出根据一些实施例的三维视图中的纳米结构场效应晶体管(nanostructurefield-effect transistor；纳米-FET)的实例；

图2、3、4、5、6A、6B、7A、7B、8A、8B、9A、9B、10A、10B、11A、11B、12A、12B、13A、13B、13C、14A、14B、15A、15B、15C、16A、16B、16C、17A、17B、17C、17D、18A、18B、18C、19A、19B、19C、20A、20B、20C、20D、21A、21B、21C、22A、22B、23A、23B、24A、24B、25A、25B、26A、26B、26C、27A、27B、27C、28A、28B、及28C为根据一些实施例的制造纳米-FET中的中间阶段的横截面视图。

【符号说明】

20:分隔物

50:基板

50N:n型区域

50P:p型区域

51:第一半导体层

51A-C:第一半导体层

52:第一纳米结构

52A-C:第一纳米结构

53:第二半导体层

53A-C:第二半导体层