[发明专利]3D存储器件的编程方法

权利要求书

1.一种3D存储器件的编程方法，所述3D存储器件包括多个存储单元串，每个存储单元串包括共用沟道柱的多个存储晶体管，所述沟道柱的顶端连接至位线且底端经由源区连接至源极线，所述编程方法包括：

在预充电阶段，经由所述位线提供预充电压以提高所述多个存储晶体管的沟道区电压；以及

在编程阶段，在所述多个存储晶体管中的选定存储晶体管的栅极导体上施加编程电压以写入数据，在所述多个存储晶体管中的未选定存储晶体管的栅极导体上施加导通电压以减小编程干扰，

其中，所述未选定存储晶体管包括与所述选定存储晶体管紧邻的第一组存储晶体管，在所述第一组存储晶体管的栅极导体上施加预充电偏置电压以减小沟道区的电子浓度。

2.根据权利要求1所述的编程方法，其特征在于，所述编程方法为正序编程方法，从所述存储单元串中底部层面的存储晶体管至顶部层面的存储晶体管逐层向上编程，所述第一组存储晶体管包括所述选定存储晶体管下部紧邻的多个存储晶体管；

其中，所述未选定存储晶体管还包括第二组存储晶体管，其中，所述第二组存储晶体管包括所述未选定存储晶体管中除所述第一组存储晶体管之外的多个存储晶体管。

3.根据权利要求2所述的编程方法，其中，所述第一组存储晶体管的数量为1至6个。

4.根据权利要求2所述的编程方法，其中，在所述预充电阶段，在所述第二组存储晶体管的栅极导体上施加零电压。

5.根据权利要求2所述的编程方法，其中，所述预充电偏置电压小于等于所述预充电电压。

6.根据权利要求2所述的编程方法，其中，在所述编程阶段，在所述第一组存储晶体管的栅极导体上施加第一导通电压，在所述第二组存储晶体管的栅极导体上施加第二导通电压，所述第一导通电压大于所述第二导通电压且小于所述编程电压。

7.根据权利要求2所述的编程方法，其中，所述存储单元串还包括位于顶端的第一选择晶体管和位于底端的第二选择晶体管，所述多个存储晶体管位于所述第一选择晶体管和所述第二选择晶体管之间，经由所述第一选择晶体管连接至所述位线，经由所述第二晶体管连接至所述源区，

在所述预充电阶段，所述第一选择晶体管和所述第二选择晶体管导通，在所述编程阶段，所述第一选择晶体管和所述第二选择晶体管关断。

8.根据权利要求2所述的编程方法，其中，在所述编程阶段，所述选定存储晶体管的有效栅电压等于所述编程电压与所述选定存储晶体管的沟道区的耦合电压的差值，并且大于隧穿电压。

9.根据权利要求2所述的编程方法，其中，在所述编程阶段，所述未选定存储晶体管的有效栅电压等于所述导通电压与所述未选定存储晶体管的沟道区的耦合电压的差值，并且小于隧穿电压。

10.根据权利要求2所述的编程方法，其中，还包括在所述编程阶段之后的校验阶段，其中，在所述存储单元串的所述多个存储晶体管的栅极导体上施加校验电压以读取数据。

11.根据权利要求10所述的编程方法，其中，在所述校验阶段经由所述存储单元串的位线读取数据。

12.根据权利要求2所述的编程方法，其中，包括重复多次的预充电阶段和编程阶段。