[发明专利]三维存储器及其控制方法

说明书

本发明涉及一种三维存储器的控制方法，所述三维存储器包括多个存储串，每个所述存储串包括多个存储单元，所述存储单元包括第一存储单元，所述方法包括：在执行读操作时，向选中的第一存储单元提供第一读感测电流，其中，所述第一读感测电流小于编程验证阶段时提供给所述选中的第一存储单元的验证感测电流；以及向所述选中的第一存储单元提供第一读取电压，其中，所述第一读取电压包括在所述选中的第一存储单元的第一读电压水平上施加第一偏置电压。根据本发明的三维存储器及其控制方法，可以有效地减小BPD效应引起的阈值电压分布展宽和漂移，增大读窗口，避免读干扰，提高了三维存储器的可靠性。

技术领域

本发明涉及集成电路的制造领域，尤其涉及一种三维存储器及其控制方法。

背景技术

为了克服二维存储器件的限制，业界已经研发并大规模量产了具有三维(3D)结构的存储器件，其通过将存储器单元三维地布置在衬底之上来提高集成密度。随着多值存储技术的发展，三维存储器件的叠层层数越来越多，其所面临的结构和电学特性问题也越来越多。其中，BPD(Background Pattern Dependency)是层数增多后所面临的一个问题。BPD指先编程的存储单元在编程验证阶段和读阶段时，漏端电阻变化对存储单元的阈值电压(Vt)造成的正向移动。由于不同存储串的编程模式(Pattern)之间有差异，因此漏端电阻变化造成的Vt变化也有不同，造成阈值电压的分布展宽，从而使读窗口减小。

发明内容

本发明所要解决的技术问题是提供一种改善BPD效应影响的三维存储器及其控制方法。

本发明为解决上述技术问题而采用的技术方案是一种三维存储器的控制方法，所述三维存储器包括多个存储串，每个所述存储串包括多个存储单元，所述存储单元包括第一存储单元，所述方法包括：在执行读操作时，向选中的第一存储单元提供第一读感测电流，其中，所述第一读感测电流小于编程验证阶段时提供给所述选中的第一存储单元的验证感测电流；以及向所述选中的第一存储单元提供第一读取电压，其中，所述第一读取电压包括在所述选中的第一存储单元的第一读电压水平上施加第一偏置电压。

在本发明的一实施例中，所述存储单元还包括第二存储单元，其中在编程操作中所述第一存储单元先于所述第二存储单元被编程，所述方法还包括：在执行读操作时，向选中的第二存储单元提供第二读感测电流，其中，所述第二读感测电流小于所述验证感测电流；以及向所述选中的第二存储单元提供第二读取电压，所述第二读取电压包括在所述第二存储单元的第二读电压水平上施加第二偏置电压。

在本发明的一实施例中，所述存储单元还包括第二存储单元，其中在编程操作中所述第一存储单元先于所述第二存储单元被编程，所述方法还包括：在执行读操作时，向选中的第二存储单元提供第二读感测电流，其中，所述第二读感测电流等于所述验证感测电流；以及向所述选中的第二存储单元提供第二读取电压，所述第二读取电压包括在所述第二存储单元的第二读电压水平上施加第二偏置电压。

在本发明的一实施例中，根据所述选中的第一存储单元的阈值电压分布计算所述第一偏置电压，以及根据所述选中的第二存储单元的阈值电压分布计算所述第二偏置电压。

在本发明的一实施例中，所述多个第一存储单元包括一个或多个第一子存储单元和一个或多个第二子存储单元，其中在编程操作中所述第一子存储单元先于所述第二子存储单元被编程，所述方法还包括：在执行读操作时，向选中的第一子存储单元提供第三读感测电流，向选中的第二子存储单元提供第四读感测电流，其中，所述第三读感测电流小于所述第四读感测电流，并且，所述第三读感测电流和所述第四读感测电流都小于所述验证感测电流。

在本发明的一实施例中，所述读操作是在所述多个存储单元编程结束后执行。