[发明专利]半导体封装装置及其制造方法

说明书

本公开涉及半导体封装装置及其制造方法。该半导体封装装置包括：第一芯片、重布线层和缓冲层；第一芯片通过导电凸块固定设置在重布线层上；缓冲层设置于第一芯片和重布线层之间，缓冲层的材料的杨氏系数小于底部填充胶材料的杨氏系数。该半导体封装装置及其制造方法，能够在半导体封装装置出现翘曲时有效吸收第一芯片对重布线层线路的挤压作用，减小第一芯片对线路的压应力，有效防止线路断裂现象，提高封装产品的良率。

技术领域

本公开涉及半导体封装装置技术领域，具体涉及半导体封装装置及其制造方法。

背景技术

FOCoS(Fan Out Chip on Substrate，扇出型基板上芯片)封装技术通过在典型球栅阵列基板上使用扇出复合芯片来实现。它可提供的解决方案成本较低，实践中比硅中介层结构具有更好的电气和热性能。

在现有的FOCoS结构中，在ASIC(Application Specific Integrated Circuit，专用集成电路)芯片与HBM(High bandwidth memory，高带宽内存)芯片之间的下方会出现线路断裂现象，从而影响产品的良率。上述线路断裂现象如图1所示，图中虚线内部分即为断裂部位。

发明内容

本公开提供了半导体封装装置及其制造方法。

第一方面，本公开提供了一种半导体封装装置，包括：第一芯片、重布线层和缓冲层；

所述第一芯片通过导电凸块固定设置在所述重布线层上；

所述缓冲层设置于所述第一芯片和所述重布线层之间，所述缓冲层的材料的杨氏系数小于底部填充胶材料的杨氏系数。

在一些可选的实施方式中，所述缓冲层设置于所述第一芯片的朝向所述重布线层的表面。

在一些可选的实施方式中，所述缓冲层完整包覆所述第一芯片的朝向所述重布线层的表面。

在一些可选的实施方式中，所述缓冲层具有预设形状的刻蚀图案。

在一些可选的实施方式中，所述缓冲层至少部分包覆所述第一芯片的侧面。

在一些可选的实施方式中，所述缓冲层完整包覆所述第一芯片的侧面。

在一些可选的实施方式中，所述缓冲层位于所述第一芯片的朝向所述重布线层的表面，所述导电凸块部分位于所述缓冲层内。

在一些可选的实施方式中，所述缓冲层位于所述第一芯片的朝向所述重布线层的表面，所述导电凸块设置于所述缓冲层的表面并通过所述缓冲层的第一开孔与所述第一芯片电性连接。

在一些可选的实施方式中，所述第一芯片具有介电层，所述介电层具有第二开孔，所述第一开孔的直径大于所述第二开孔的直径。

在一些可选的实施方式中，所述第一芯片具有介电层，所述介电层具有第二开孔，所述第一开孔的直径小于所述第二开孔的直径。

在一些可选的实施方式中，所述第一芯片的朝向所述重布线层的表面具有重布线结构，所述缓冲层位于所述重布线结构表面并具有第三开孔，所述导电凸块通过所述第三开孔与所述重布线结构电连接。

在一些可选的实施方式中，所述缓冲层和所述重布线层之间设置有底部填充胶。

在一些可选的实施方式中，所述缓冲层充满所述第一芯片和所述重布线层之间的空间。

在一些可选的实施方式中，所述缓冲层的材料为聚酰胺或聚酰亚胺。

在一些可选的实施方式中，所述半导体封装装置还包括第二芯片，所述第二芯片固定设置在所述重布线层上并位于所述第一芯片的同侧。

在一些可选的实施方式中，所述第二芯片的侧面及主动表面设置有缓冲结构，所述缓冲结构与所述缓冲层的材料相同。