[发明专利]半导体装置与其形成方法在审
申请号: | 202110080777.3 | 申请日: | 2021-01-21 |
公开(公告)号: | CN113113362A | 公开(公告)日: | 2021-07-13 |
发明(设计)人: | 陈宜群;蔡雅怡;杨宜伟;古淑瑗;陈嘉仁 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | H01L21/8238 | 分类号: | H01L21/8238;H01L27/092 |
代理公司: | 隆天知识产权代理有限公司 72003 | 代理人: | 聂慧荃;闫华 |
地址: | 中国台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 装置 与其 形成 方法 | ||
本公开实施例提供一种半导体装置与其形成方法。方法包括进行一系列的蚀刻工艺,以形成沟槽穿过金属栅极与隔离区至半导体基板中。沟槽切穿并分开金属栅极成第一金属栅极与第二金属栅极,并形成凹陷于半导体基板中。一旦形成沟槽,可沉积介电插塞材料至沟槽中以形成切割金属栅极插塞,其锚定于半导体基板的凹陷中并分开第一金属栅极与第二金属栅极。如此一来,锚定的切割金属栅极插塞可提供高电阻,以在操作时减少半导体装置中的漏电流,并可改善半导体装置的电压触发效能。
技术领域
本发明实施例涉及半导体装置,尤其涉及在切割金属栅极工艺中形成锚定的切割金属栅极插塞。
背景技术
半导体装置已用于多种电子应用,比如个人电脑、手机、数字相机与其他电子设备。半导体装置的制作方法通常为依序沉积绝缘或介电层、导电层与半导体的材料于半导体基板上,并采用光刻图案化多种材料层已形成电子构件与单元于半导体基板上。
半导体产业持续减少最小结构尺寸,可持续改善多种电子构件(如晶体管、二极管、电阻、电容或类似物)的集成密度,以让更多构件整合至给定面积中。然而随着最小结构尺寸缩小,将产生需解决的额外问题。
发明内容
本公开实施例的目的在于提供一种半导体装置与其形成方法,以解决上述至少一个问题。
在一实施例中,半导体装置的形成方法包括形成鳍状物于半导体基板上;形成金属栅极于鳍状物上;蚀刻金属栅极以形成沟槽穿过金属栅极至半导体基板中;以及沉积介电材料于沟槽中,其中介电材料延伸至半导体基板中的n型装置与p型装置之间的界面。
在一实施例中,半导体装置的形成方法包括:图案化半导体基板以形成隔离区与鳍状物于半导体基板中;形成金属栅极堆叠于鳍状物与隔离区上;进行多个蚀刻循环移除金属栅极堆叠、隔离区与半导体基板的部分,以形成开口穿过金属栅极堆叠与隔离区至半导体基板中,且蚀刻循环分开金属栅极堆叠的第一部分与第二部分;以及沉积介电材料以填入开口。
在一实施例中,半导体装置包括:n型装置的第一栅极,位于半导体基板的第一鳍状物上;p型装置的第二栅极,位于半导体基板的第二鳍状物上;以及切割金属栅极插塞,分开第一栅极与第二栅极,其中切割金属栅极插塞延伸至半导体基板中的n型装置与p型装置之间的界面。
附图说明
图1A及图1B至图8A及图8B为一些实施例中,形成半导体装置的中间步骤所形成的结构的透视图与剖视图。
图9为一些实施例中,与源极/漏极区相邻的锚定的切割金属插塞的剖视图。
图10A及图10B为一些实施例中,装置之间的锚定的切割金属插塞的剖视图。
附图标记如下:
D1:第一深度
D2:第二深度
H1:第一高度
H2:第二高度
H3:高度
L1:第一长度
L2:第二长度
Th1:第一厚度
X-X,Y-Y:切线
W1:第一宽度
W2:第二宽度
W4:第四宽度
W5:第五宽度
80:栅极密封间隔物
86:栅极间隔物
87:接点蚀刻停止层
92:栅极介电层
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110080777.3/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造