[发明专利]用于保护电路的方法、静电放电电路和集成电路

说明书

公开了一种用于保护电路的方法、静电放电(ESD)电路和集成电路。该方法包括：从第一节点接收由ESD事件引起的应力；使用耦接在第一节点与连接至电路的第二节点之间的电流限制元件来限制电流；以及使用保护电路来限制由ESD事件引起的第二节点上的电压，该保护电路包括：至少一个MOS晶体管，其具有耦接至第二节点的负载路径，其中，至少一个MOS晶体管被设置在阱中；以及偏置电路，其耦接至至少一个MOS晶体管的栅极和体连接以及电源节点。

技术领域

本发明总体上涉及用于静电放电(ESD)保护的系统和方法。

背景技术

半导体集成电路由于其器件结构的小几何形状而通常对ESD事件敏感。这对于耦接至ESD敏感器件结构(例如，金属氧化物半导体(MOS)晶体管的栅极)的外部引脚或接口而言尤其是这种情况。因此，使用各种ESD电路和方法来保护到半导体集成电路的外部接口。例如，在ESD敏感接口的情况下，使用所谓的主ESD保护网络来限定高电流ESD放电路径。该主ESD保护网络通常连接在输入引脚与电源轨之间，并且被配置成在ESD事件期间分流大量电流。除了主ESD保护网络之外，还可以使用附加的局部辅助ESD保护级来进一步降低ESD事件期间的间隔电压和电流，以避免由诸如电介质击穿和扩散过热的机制对敏感器件结构造成的局部损坏。

一个常见的辅助ESD保护网络包括：串联电流限制电阻器，其耦接在集成电路的外部引脚与敏感内部节点之间；以及一个或更多个二极管，其连接在敏感内部节点与电源之间。然而，对于诸如要求接收具有超过电源电压的电压的输入信号的有线通信接收器的系统而言，这样的辅助ESD保护网络的设计变得具有挑战性。在这样的系统中，在正常工作期间，耦接在信号引脚与电源之间的二极管可能会正向偏置，从而导致信号失真以及动态范围减小。

发明内容

根据实施方式，一种用于保护电路的方法包括：从第一节点接收由静电放电(ESD)事件引起的应力；使用耦接在第一节点与连接至电路的第二节点之间的电流限制元件来限制电流；以及使用保护电路来限制由ESD事件引起的第二节点上的电压，该保护电路包括：至少一个MOS晶体管，其具有耦接至第二节点的负载路径，其中，至少一个MOS晶体管被设置在阱中；以及偏置电路，其耦接至至少一个MOS晶体管的栅极和体连接以及电源节点。

根据另一实施方式，一种静电放电(ESD)电路包括辅助ESD保护电路，该辅助ESD保护电路耦接在第一节点与第二节点之间，该第二节点被配置成耦接至要保护的第一电路，辅助ESD保护电路包括：电流限制元件，其耦接在第一节点与第二节点之间；第一MOS晶体管，其具有耦接在第一电源节点与第二节点之间的第一负载路径；第二MOS晶体管，其具有耦接在第二节点与第二电源节点之间的第二负载路径，其中，第一MOS晶体管和第二MOS晶体管被设置在至少一个阱中；以及偏置电路，其耦接至第一MOS晶体管的第一栅极、第一MOS晶体管的第一体连接、第二MOS晶体管的第二栅极以及第二MOS晶体管的第二体连接。

根据又一实施方式，一种集成电路包括：要保护的第一电路，其具有耦接至输入节点的第一输入端子；主静电放电(ESD)保护电路，其耦接至输入节点以及耦接至第一电源节点或第二电源节点中的至少一者；以及辅助ESD电路，其耦接在输入节点与第一输入端子之间，该辅助ESD电路包括耦接在输入节点与第一输入端子之间的电流限制元件、具有耦接至第一输入端子的负载路径的至少一个MOS晶体管、以及耦接至至少一个MOS晶体管的栅极和体连接的电阻偏置电路。

附图说明

为了更完整地理解本发明及其优点，现在结合附图参考以下描述，在附图中：

图1A、图1C和图1D示出了实施方式ESD保护系统的示意图，并且图1B示出了将实施方式ESD保护系统的准静态TLP行为与常规ESD保护系统进行比较的曲线图；

图2示出了实施方式ESD保护系统的示意图，其中，使用电阻器来实现辅助ESD保护电路的ESD偏置电路；