[发明专利]用于保护电路的方法、静电放电电路和集成电路

权利要求书

1.一种用于保护电路的方法，所述方法包括：

从第一节点接收由静电放电ESD事件引起的应力；

使用耦接在所述第一节点与连接至所述电路的第二节点之间的电流限制元件来限制电流；以及

使用保护电路来限制由所述ESD事件引起的所述第二节点上的电压，所述保护电路包括：

至少一个MOS晶体管，其具有耦接至所述第二节点的负载路径，其中，所述至少一个MOS晶体管被设置在阱中，以及

偏置电路，其耦接至所述至少一个MOS晶体管的栅极和体连接以及电源节点。

2.根据权利要求1所述的方法，其中，限制所述第二节点上的电压包括激活所述至少一个MOS晶体管的寄生双极晶体管。

3.根据权利要求1所述的方法，其中，所述偏置电路包括偏置电阻器，所述偏置电阻器具有连接至所述电源节点的第一端子、以及耦接至所述至少一个MOS晶体管的栅极和体连接的第二端子。

4.根据权利要求1所述的方法，其中，所述偏置电路包括偏置晶体管，所述偏置晶体管具有连接至所述电源节点的第一负载路径端子、以及耦接至所述至少一个MOS晶体管的栅极和体连接的第二负载路径端子。

5.根据权利要求4所述的方法，还包括：

通过所述偏置晶体管的控制节点接收指示ESD事件的ESD激活信号；以及

响应于所述ESD激活信号而增加所述偏置晶体管的负载路径的阻抗。

6.根据权利要求5所述的方法，其中：

所述电路与第一电压域相关联；并且

接收所述ESD激活信号包括从耦接至第二电压域的电源节点的ESD电路接收所述ESD激活信号，所述第二电压域与所述第一电压域不同。

7.根据权利要求1所述的方法，其中，所述至少一个MOS晶体管包括：

第一MOS晶体管，其具有耦接在所述第二节点与所述电源节点之间的第一负载路径；以及

第二MOS晶体管，其具有耦接在所述第二节点与另外的电源节点之间的第二负载路径。

8.根据权利要求7所述的方法，还包括：限制由所述ESD事件引起的所述第一节点上的电压，限制所述第一节点上的电压包括使用耦接在所述第一节点与所述电源节点和所述另外的电源节点中的至少一者之间的主ESD保护电路。

9.一种静电放电ESD电路，包括：

辅助ESD保护电路，其耦接在第一节点与第二节点之间，所述第二节点被配置成耦接至要保护的第一电路，所述辅助ESD保护电路包括：

电流限制元件，其耦接在所述第一节点与所述第二节点之间；

第一MOS晶体管，其具有耦接在第一电源节点与所述第二节点之间的第一负载路径；

第二MOS晶体管，其具有耦接在所述第二节点与第二电源节点之间的第二负载路径，其中，所述第一MOS晶体管和所述第二MOS晶体管被设置在至少一个阱中；以及

偏置电路，其耦接至所述第一MOS晶体管的第一栅极、所述第一MOS晶体管的第一体连接、所述第二MOS晶体管的第二栅极以及所述第二MOS晶体管的第二体连接。

10.根据权利要求9所述的ESD电路，还包括主ESD保护电路，所述主ESD保护电路具有耦接至所述第一电源节点和所述第二电源节点中的至少一者的第一端子以及耦接至所述第一节点的第二端子。

11.根据权利要求9所述的ESD电路，其中，所述偏置电路包括偏置电阻器，所述偏置电阻器具有连接至所述第一电源节点或所述第二电源节点中的一者的第一端子、以及耦接至所述第一MOS晶体管的第一栅极、所述第一MOS晶体管的第一体连接、所述第二MOS晶体管的第二栅极和所述第二MOS晶体管的第二体连接的第二端子。