[发明专利]一种形成双角度形貌沟槽的蚀刻方法和氮化镓半导体器件

说明书

本发明提供一种形成双角度形貌沟槽的蚀刻方法和氮化镓半导体器件，氮化镓半导体器件包括介质层，介质层上开设有双角度形貌沟槽，双角度形貌沟槽包括第一底壁和侧壁，第一底壁与侧壁之间通过斜面连接，第一底壁与侧壁之间的夹角为第一夹角，第一底壁与斜面之间的夹角为第二夹角，第一夹角为直角或钝角，第二夹角为钝角，第二夹角大于第一夹角。该氮化镓半导体器件能够降低沟槽底壁与侧壁连接处的应力，同时可避免蚀刻残渣去除不干净问题。

技术领域

本发明涉及半导体技术领域，具体地说，是涉及一种在半导体的介质层上形成双角度形貌沟槽的蚀刻方法和氮化镓半导体器件。

背景技术

作为第三代半导体材料的典型代表，宽禁带半导体氮化镓(GaN)具有许多硅材料所不具备的优异性能，是高频、高压、高温和大功率应用的优良半导体材料，在民用和商用领域具有广阔的应用前景。

为了让后续工艺有更高的可靠性，不同的氧化蚀刻沟槽轮廓(Oxide Etch trenchprofile)可以带来更大的工艺弹性及窗口，如图1，现有的沟槽轮廓从底端到顶端为一个角度，过程中没有齿廓角(profile angle)的变化，不能满足需要更大工艺弹性及窗口的要求。此外，常规的沟槽底部尖角为应力集中区，容易引起电学性能异常及可靠性失效的问题。

发明内容

本发明的第一目的是提供一种能够降低沟槽底壁与侧壁连接处的应力，同时可避免蚀刻残渣去除不干净问题的氮化镓半导体器件。

本发明的第二目的是提供一种在半导体的介质层上形成双角度形貌沟槽的蚀刻方法，该蚀刻方法能够降低后续工艺应力和避免出现蚀刻残渣去除不干净的问题。

为实现上述第一目的，本发明提供一种氮化镓半导体器件，包括介质层，介质层上开设有双角度形貌沟槽，双角度形貌沟槽包括第一底壁和侧壁，第一底壁与侧壁之间通过斜面连接，第一底壁与侧壁之间的夹角为第一夹角，第一底壁与斜面之间的夹角为第二夹角，第一夹角为直角或钝角，第二夹角为钝角，第二夹角大于第一夹角。

一个优选的方案是，侧壁采用电感耦合等离子体刻蚀的方法形成。

一个优选的方案是，第一底壁和斜面采用反应离子刻蚀的方法形成。

一个优选的方案是，第一夹角大于或等于100度，第二夹角大于或等于135度。

为实现上述第二目的，本发明提供一种在半导体的介质层上形成双角度形貌沟槽的蚀刻方法，包括如下步骤：在半导体的介质层上形成图案化的光刻胶层；进行一次蚀刻，形成单角度形貌沟槽，单角度形貌沟槽设置有第二底壁和侧壁，第二底壁与侧壁之间的夹角为第一夹角；进行二次蚀刻，形成双角度形貌沟槽，双角度形貌沟槽设置有第一底壁，第一底壁平行于第二底壁，第一底壁与侧壁之间通过斜面连接，第一底壁与斜面之间的夹角为第二夹角，第一夹角为直角或钝角，第二夹角为钝角，第二夹角大于第一夹角。

一个优选的方案是，一次蚀刻的深度为第一深度，二次蚀刻的深度为第二深度，第一深度和第二深度之和等于或大于介质层的厚度。

进一步的方案是，光刻胶层的厚度为11200埃，介质层的厚度为2800埃。第一深度为1600埃，第二深度为1200埃。

一个优选的方案是，第一夹角大于或等于100度，第二夹角大于或等于135度。

一个优选的方案是，一次蚀刻采用电感耦合等离子体刻蚀的方法。

一个优选的方案是，二次蚀刻采用反应离子刻蚀的方法。

本发明的有益效果是，通过采用电感耦合等离子体刻蚀的方法与反应离子刻蚀的方法的结合，形成双角度形貌沟槽，该双角度形貌沟槽的底壁与侧壁连接处形成斜角，从而可以使后续工艺在连接处的应力降低，同时避免出现蚀刻残渣去除不干净的问题。另外，通过调整光刻胶的厚度，以及调整两种蚀刻方式进行蚀刻的深度，可以获得具有不同倾斜角度的侧壁和斜面的双角度形貌沟槽。