[发明专利]埋层对准标识及其制作方法、半导体器件及其制作方法

说明书

本申请涉及半导体集成电路制造技术领域，具体涉及一种埋层对准标识及其制作方法、半导体器件及其制作方法。其中对准标识制作方法包括：提供半导体衬底；在半导体衬底对准标识区刻蚀形成对准沟槽；根据对准沟槽的形貌，在半导体衬底的表面上形成层间区分层；在层间区分层上，定义出对准标识区，选择性刻蚀去除位于对准标识区以外，半导体衬底第一表面上的层间区分层；在包括对准标识区和外露的第一表面上，通过外延工艺形成外延层。该埋层对准标识根据该埋层对准标识制作方法制作而成，该半导体器件制作方法是根据该埋层对准标识在衬底中制作埋层，在对准该埋层在外延层中进行离子注入。该半导体器件有该半导体器件制作方法制作而成。

技术领域

本申请涉及半导体集成电路制造技术领域，具体涉及一种埋层对准标识、该种埋层对准标识制作方法、一种半导体器件及该种半导体器件的制作方法。

背景技术

目前，埋层技术广泛应用于半导体工艺中，例如，双极型半导体器件、图像传感器以及Bi-CMOS器件。

以双极型半导体器件为例，其晶体管的集电极需要由器件的底层向上引出，从而增大其集电极的串联电阻，不利于电路性能。为了给其集电极提供电流低阻通道，减小其集电极的串联电阻，通常会预先在器件的衬底中形成埋层，然后再形成外延层，并在该外延层中形成与该埋层对准的集电极。因此，在此类器件中，埋层对准工艺对电路的性能是至关重要的。

相关技术中，通常先在衬底层上形成对准沟槽作为埋层注入的标记，然后根据形成有对准沟槽的衬底层表面的形貌，在衬底层上上形成外延层，所述外延层的表面对应对准沟槽处会形成相应的凹槽，用于在对外延层进行离子注入是与埋层对准。

但是，一旦该对准沟槽的宽度较窄，在外延层表面，对应该较窄对准沟槽位置处形成的凹槽较浅，或者没有凹槽，容易出现对准标识不清晰的问题，不利于对准精确度。

发明内容

本申请提供了一种埋层对准标识及其制作方法、半导体器件及其制作方法，可以解决相关技术中出现对准标识不清晰，不利于对准精确度的问题。

为了解决上述技术问题，本申请一方面提供一种埋层对准标识制作方法，所述埋层对准标识制作方法包括以下步骤：

提供半导体衬底，所述半导体衬底包括相对的第一表面和第二表面；

在所述半导体衬底对准标识区的第一表面上，刻蚀形成向所述第二表面延伸的对准沟槽；

根据刻蚀有所述对准沟槽的半导体衬底第一表面的形貌，在所述半导体衬底的第一表面上形成层间区分层；

在所述层间区分层上，定义出所述对准标识区，选择性刻蚀去除位于所述对准标识区以外，所述半导体衬底第一表面上的所述层间区分层；使得位于所述对准标识区以外的所述半导体衬底第一表面外露；

在包括所述对准标识区和外露的第一表面上，通过外延工艺形成外延层。

可选的，所述步骤：根据刻蚀有所述对准沟槽的半导体衬底第一表面的形貌，在所述半导体衬底的第一表面上形成层间区分层，包括：

根据刻蚀有所述对准沟槽的半导体衬底第一表面的形貌，在所述半导体衬底的第一表面上形成硅化物层；

根据所述硅化物层的形貌，在所述硅化物层上形成多晶硅层；使得所述多晶硅层的形貌与所述硅化物层的形貌一致。

可选的，所述硅化物层的厚度为50nm至200nm。

可选的，所述多晶硅层的厚度为50nm至200nm。

可选的，所述硅化物层包括氧化硅层和氮化硅层中的任意一种或者组合。

可选的，所述对准沟槽由所述半导体衬底的第一表面向第二表面延伸的深度为100nm至500nm。