[发明专利]埋层对准标识及其制作方法、半导体器件及其制作方法在审
申请号: | 202110074700.5 | 申请日: | 2021-01-20 |
公开(公告)号: | CN112908966A | 公开(公告)日: | 2021-06-04 |
发明(设计)人: | 范晓 | 申请(专利权)人: | 华虹半导体(无锡)有限公司 |
主分类号: | H01L23/544 | 分类号: | H01L23/544;H01L21/68 |
代理公司: | 上海浦一知识产权代理有限公司 31211 | 代理人: | 戴广志 |
地址: | 214028 江*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 对准 标识 及其 制作方法 半导体器件 | ||
1.一种埋层对准标识制作方法,其特征在于,所述埋层对准标识制作方法包括以下步骤:
提供半导体衬底,所述半导体衬底包括相对的第一表面和第二表面;
在所述半导体衬底对准标识区的第一表面上,刻蚀形成向所述第二表面延伸的对准沟槽;
根据刻蚀有所述对准沟槽的半导体衬底第一表面的形貌,在所述半导体衬底的第一表面上形成层间区分层;
在所述层间区分层上,定义出所述对准标识区,选择性刻蚀去除位于所述对准标识区以外,所述半导体衬底第一表面上的所述层间区分层;使得位于所述对准标识区以外的所述半导体衬底第一表面外露;
在包括所述对准标识区和外露的第一表面上,通过外延工艺形成外延层。
2.如权利要求1所述的埋层对准标识制作方法,其特征在于,所述步骤:根据刻蚀有所述对准沟槽的半导体衬底第一表面的形貌,在所述半导体衬底的第一表面上形成层间区分层,包括:
根据刻蚀有所述对准沟槽的半导体衬底第一表面的形貌,在所述半导体衬底的第一表面上形成硅化物层;
根据所述硅化物层的形貌,在所述硅化物层上形成多晶硅层;使得所述多晶硅层的形貌与所述硅化物层的形貌一致。
3.如权利要求2所述的埋层对准标识制作方法,其特征在于,所述硅化物层的厚度为50nm至200nm。
4.如权利要求2所述的埋层对准标识制作方法,其特征在于,所述多晶硅层的厚度为50nm至200nm。
5.如权利要求1所述的埋层对准标识制作方法,其特征在于,所述硅化物层包括氧化硅层和氮化硅层中的任意一种或者组合。
6.如权利要求1所述的埋层对准标识制作方法,其特征在于,所述对准沟槽由所述半导体衬底的第一表面向第二表面延伸的深度为100nm至500nm。
7.如权利要求1所述的埋层对准标识制作方法,其特征在于,在所述半导体衬底的第一表面上形成层间区分层进行之后,在所述步骤:定义出对准标识区,选择性刻蚀去除位于所述对准标识区以外,所述半导体衬底第一表面上的层进行之前,还进行:
在所述层间区分层上形成缓冲层。
8.如权利要求1所述的埋层对准标识制作方法,其特征在于,所述外延层的厚度为1um至5um。
9.一种埋层对准标识,其特征在于,所述埋层对准标识是由如权利要求1至8中任意一项所述的埋层对准标识制作方法制作而成。
10.一种半导体器件的制作方法,其特征在于,所述半导体器件的制作方法包括如权利要求1至8中任意一项所述的埋层对准标识制作方法,且在所述步骤:在所述半导体衬底对准标识区的第一表面上,刻蚀形成向所述第二表面延伸的对准沟槽之后,在所述步骤:根据刻蚀有所述对准沟槽的半导体衬底第一表面的形貌,在所述半导体衬底的第一表面上形成硅化物之前,还进行:
以所述对准沟槽作为对准标记,向所述半导体衬底中注入杂质离子,形成埋层。
在形成所述外延层之后还进行:
根据所述层间区分层,确定所述对准沟槽;
以所述对准沟槽作为对准标记,对准所述半导体衬底中的埋层,向所述外延层中注入杂质离子。
11.一种半导体器件,其特征在于,所述半导体器件是由如权利要求10所述的半导体器件的制作方法制作而成。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华虹半导体(无锡)有限公司,未经华虹半导体(无锡)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110074700.5/1.html,转载请声明来源钻瓜专利网。
- 上一篇:埋层对准标记及其制作方法
- 下一篇:数据传输方法、装置、计算机设备和存储介质