[发明专利]半导体集成电路及半导体存储装置

权利要求书

1.一种半导体集成电路，

具备输入电路，所述输入电路具有第1放大器、及电连接于所述第1放大器的第2放大器，且

所述第2放大器

具有：

第1晶体管，栅极电连接于所述第1放大器的第1节点；

第2晶体管，栅极电连接于所述第1放大器的第2节点；

第3晶体管，配置在所述第1晶体管的漏极侧；

第4晶体管，配置在所述第2晶体管的漏极侧；及

时间常数附加电路，电连接于所述第3晶体管的栅极与所述第3晶体管的漏极及所述第4晶体管的栅极之间。

2.根据权利要求1所述的半导体集成电路，其中

所述时间常数附加电路具有电阻元件，所述电阻元件的一端电连接于所述第3晶体管的栅极，另一端电连接于所述第3晶体管的漏极及所述第4晶体管的栅极。

3.根据权利要求2所述的半导体集成电路，其中

所述时间常数附加电路进而具有电容元件，所述电容元件的一端电连接于所述第3晶体管的栅极。

4.根据权利要求1至3中任一项所述的半导体集成电路，其中

所述第3晶体管及所述第4晶体管经由所述时间常数附加电路构成电流镜电路。

5.根据权利要求1至3中任一项所述的半导体集成电路，其中

所述第1放大器

具有：

第5晶体管，漏极电连接于所述第1节点，且利用栅极接收参照信号；及

第6晶体管，漏极电连接于所述第2节点，且利用栅极接收数据信号。

6.根据权利要求1至3中任一项所述的半导体集成电路，其中

所述第1放大器

具有：

第5晶体管，漏极电连接于所述第1节点，且利用栅极接收第1数据信号；及

第6晶体管，漏极电连接于所述第2节点，且利用栅极接收第2数据信号。

7.根据权利要求1至3中任一项所述的半导体集成电路，其

进而具备电连接于所述第2放大器的反相器。

8.一种半导体存储装置，其具备：

存储单元阵列、及

配置在所述存储单元阵列的周边的根据权利要求1至7中任一项所述的半导体集成电路。