[发明专利]仿真方法、装置、电源线拓扑网络、测试电路及存储介质

说明书

本申请提供一种仿真方法、装置、电源线拓扑网络、测试电路及存储介质。该方法包括：根据电源线版图生成电源线拓扑网络，电源线拓扑网络包括横向排布的多条第一层金属线、纵向排布的多条第二层金属线、电源子节点和寄生元件，寄生元件位于两个电源子节点之间，确定与电源线拓扑网络对应的电路中每个电路模块的电源输入节点的最小电压，电源输入节点为每个电路模块中的电源子节点中的一个，根据每个电路模块的电源输入节点的最小电压和集成电路后仿真电路网表进行时序仿真。从而，可以通过正常的时序仿真来评估电源线电压降对集成电路时序参数的影响，提高仿真精度和仿真速度。

技术领域

本申请涉及集成电路技术领域，尤其涉及一种仿真方法、装置、电源线拓扑网络、测试电路及存储介质。

背景技术

目前，在集成电路设计中，集成电路设计的设计流程包括电路设计及前仿真、版图设计和后仿真等流程。其中，电路设计具体是依据电路功能完成电路的设计，前仿真具体是进行电路功能的仿真，包括功耗、电流、电压、温度、输入输出特性等参数的仿真。前仿真不考虑电路中金属线走线产生的寄生电容电阻的影响，在版图设计完成后，再提取寄生电容电阻，并将提取的寄生电容电阻添加到电路中进行后仿真和电路设计验证优化，如果验证失败，则调整版图设计直至验证通过确定出最终的版图。

上述仿真过程中，一方面需要反复验证，另一方面由于包括寄生电容电阻的版图后仿真的网表规模非常大，仿真时间长，导致仿真速度很慢。

发明内容

本申请提供一种仿真方法、装置、电源线拓扑网络、测试电路及存储介质，以提高仿真速度和仿真精度。

第一方面，本申请提供一种仿真方法，包括：

根据电源线版图生成电源线拓扑网络，所述电源线拓扑网络包括横向排布的多条第一层金属线、纵向排布的多条第二层金属线、电源子节点和寄生元件，所述寄生元件位于两个电源子节点之间；

确定与所述电源线拓扑网络对应的电路中每个电路模块的电源输入节点的最小电压，所述电源输入节点为所述每个电路模块中的电源子节点中的一个；

根据所述每个电路模块的电源输入节点的最小电压和集成电路后仿真电路网表进行时序仿真。

可选的，所述根据电源线版图生成电源线拓扑网络，包括：

将所述第一层金属线与所述第二层金属线的交叉点确定为所述电源子节点；

在每两个所述电源子节点之间设置所述寄生元件，所述寄生元件包括第一寄生电阻、第二寄生电阻和寄生电容，其中，所述第一寄生电阻的第一端连接第一电源子节点，所述第一寄生电阻的第二端连接所述第二寄生电阻的第一端和所述寄生电容的第一端；所述第二寄生电阻的第二端连接第二电源子节点；所述寄生电容的第二端连接接地端；

根据所述第一层金属线、所述第二层金属线、所述电源子节点和所述寄生元件，得到所述电源线拓扑网络。

可选的，所述第一寄生电阻和所述第二寄生电阻的阻值均为R/2，所述寄生电容的电容值为C；

所述R和所述C通过如下公式确定：

R＝Rsh*L/W；

C＝Cu*L*W；

其中，所述L为所述电源子节点之间金属线的长度，所述W为所述电源子节点之间金属线的宽度，所述Rsh为金属的方块阻值，所述Cu为单位面积的电容值。

可选的，所述确定与所述电源线拓扑网络对应的电路中每个电路模块的电源输入节点的最小电压，包括：

根据所述电源线拓扑网络以预设电源电压进行第一次仿真，得到与所述电源线拓扑网络对应的电路中每个电路模块的电流；