[发明专利]半导体布局结构及其设计方法

说明书

本发明公开一种半导体布局结构及其设计方法，其中该半导体布局结构，包括一基底、设置于该基底上的一第一元件图案以及一第二元件图案。多个第一主动特征设置在该第一元件图案内，包括一第一通道长度且彼此相隔一多晶硅间隔。多个第二主动特征设置在该第二元件图案内，包括一第二通道长度且彼此相隔该多晶硅间隔。该第一通道长度与该第二通道长度相差一变数，且该第一元件图案的一第一元件宽度以及该第二元件图案的一第二元件宽度是该多晶硅间隔的整数倍。

本申请是中国发明专利申请(申请号：201510545866.5，申请日：2015年08月31日，发明名称：半导体布局结构及其设计方法)的分案申请。

技术领域

本发明涉及一种半导体布局结构及其设计方法，尤其是涉及一种元件宽度(cellwidth)等于多晶硅间距(poly pitch)的整数倍的半导体布局结构及其设计方法。

背景技术

半导体集成电路(integrated circuit，IC)是现代化信息社会最重要的硬件基础之一。一般来说，功能复杂的集成电路是由一群具有基本功能的标准元件组合而成的。由于这些标准元件是构筑一集成电路的基本方块，故各个标准元件的布局结构就会影响集成电路的整体布局形式。

现有的标准元件可具有不同的元件宽度(cell width)，当一元件宽度为该元件内最小多晶硅间距(poly pitch)的整数倍，即可称为是一栅上(on-grid)布局结构。On-grid布局结构可使布局与绕线(placement and routing，PR)软件具有较高的效率，甚至在某些PR软件上，只能接受on-grid布局结构。换句话说，on-grid布局结构有助于将不同的标准元件整合制作于同一芯片上。然而，元件宽度是依元件的复杂度而定，越复杂的标准元件其元件宽度越大，且不一定所有的标准元件都具有on-grid布局结构。

如前所述，具有on-grid布局结构的标准元件可使得PR软件具有较高效率，且有助于芯片的整合制作。因此，目前仍然需要一种可使得元件宽度不同的标准元件都具有on-grid布局结构，而使得这些大小不同的标准元件得以整合制作于同一芯片的半导体布局结构设计方法。

发明内容

因此，本发明的一目的即在于提供一种全栅上(all on-grid)的半导体布局结构及其设计方法。

根据本发明所提供的半导体布局结构，包含有一基底、设置于该基底上的一第一元件图案，以及一第二元件图案设置于该基底上并邻接在该第一元件图案的一侧。该第一元件图案包含一对第一元件边界，相隔一第一元件宽度，以及一第一主动特征组设置在该对第一元件边界之间，该第一主动特征组包括多个第一主动特征，其中该多个第一主动特征分别包括一第一通道长度且彼此相隔一多晶硅间隔。该第二元件图案包含一对第二元件边界，相隔一第二元件宽度，其中该对第二元件边界的其中一者与该对第一元件边界的其中一者互相重叠，以及一第二主动特征组设置在该对第二元件边界之间，该第二主动特征组包括多个第二主动特征，其中该多个第二主动特征分别包括一第二通道长度且彼此相隔该多晶硅间隔。该第一通道长度与该第二通道长度相差一变数，该第一元件宽度及该第二元件宽度分别是该多晶硅间隔的整数倍。

根据本发明所提供的半导体布局结构的设计方法，包括在接收该第一主动特征组之后，通过计算或查表等方式取得一对第一虚置特征的第一虚置特征宽度以及其与第一主动特征组之间的间距，并将其安置于该第一主动特征组的两侧。根据本发明所提供的设计方法，至少可通过不同第一虚置特征宽度以及其与第一主动特征组之间的间距，使最终获得的元件图案的元件宽度等于该元件图案中多晶硅间隔的整数倍，亦即使得最终获得的元件图案为on-grid布局结构。是以，即使不同元件图案具有不同的多晶硅宽度，仍可通过计算或查表所获得的第一虚置特征宽度以及其与第一主动特征组之间的间距使得最终获得的各个元件图案全部成为on-grid布局结构。由于本发明所提供的半导体布局结构是一全栅上布局结构，因此不论该半导体布局结构所包含的元件图案或大或小，都可整合制作于同一芯片上，可完全符合集成电路整合的目的，并提升芯片空间整合效率。

附图说明