[发明专利]空间高效且低寄生的半桥

说明书

一种封装半桥电路包括：载体，具有介电芯和形成在载体的上表面上的第一金属化层；第一半导体芯片和第二半导体芯片，每个半导体芯片包括第一端子、第二端子和控制端子；以及导电连接器，其安装在载体的上表面上并且电连接到第一金属化层。第一半导体芯片被配置为半桥电路的高侧开关。第二半导体芯片被配置为半桥电路的低侧开关。第一半导体芯片和第二半导体芯片中的至少一个被嵌入在载体的介电芯内。导电连接器电连接到来自第一半导体芯片和第二半导体芯片中的一个或两个的第一端子和第二端子中的一个。

技术领域

本申请涉及半导体器件，并且特别地涉及封装的电压转换器。

背景技术

功率应用（即，利用超过250V、500V、1000V等或更大的电压和/或超过1A、5A、10A等或更大的电流的应用）通常采用具有半导体晶体管的电路。一个示例是所谓的半桥电路，其用于功率转换器中，例如AC到DC、DC到DC等。半桥电路包括两个串联连接的开关器件。这些开关器件可以用半导体晶体管来实现，例如MOSFET（金属氧化物半导体场效应晶体管）、HEMT（高电子迁移率场效应晶体管）、IGBT（绝缘栅双极晶体管）等。

用于功率转换器的半桥电路可以在单个器件封装中实现。在这种器件封装中，重要的设计目标是减小电路的电连接的寄生影响，即电阻、电感、电容等。由于半桥电路在高频下操作并传导大电流，所以使开关器件和器件的输入/输出端子之间的电连接的寄生影响最小化有利地降低了功耗。然而，半桥电路的已知封装配置具有差的空间效率和高的寄生影响。

发明内容

公开了一种封装半桥电路。根据一个实施例，封装半桥电路包括载体、第一半导体芯片和第二半导体芯片、以及导电连接器，所述载体包括介电芯和形成在该载体的上表面上的第一金属化层，所述第一半导体芯片和第二半导体芯片各自包括第一端子、第二端子和控制端子，所述导电连接器安装在该载体的上表面上并且电连接到第一金属化层。第一半导体芯片被配置为该半桥电路的高侧开关。第二半导体芯片被配置为该半桥电路的低侧开关。第一半导体芯片和第二半导体芯片中的至少一个被嵌入在该载体的介电芯内。导电连接器电连接到来自第一半导体芯片和第二半导体芯片中的一个或两个的第一端子和第二端子中的一个。

单独地或组合地，半桥电路还包括电连接到第一半导体芯片和第二半导体芯片的控制端子的驱动器芯片，并且驱动器芯片设置在载体上或载体内。

单独地或组合地，驱动器芯片安装在载体的上表面上。

单独地或组合地，驱动器芯片嵌入在载体的介电芯内。

单独地或组合地，封装半桥电路还包括无源电组件，其电连接到高侧开关和低侧开关中的一个或两个，其中，无源电组件设置在载体上或载体内。

单独地或组合地，第二半导体芯片嵌入在载体的介电芯内，第二半导体芯片的第一端子设置在第二半导体芯片的面向载体的上表面的后表面上，并且第二半导体芯片的第一端子电连接到形成在第一金属化层中的第一接合焊盘。

单独地或组合地，第一半导体芯片在第二半导体芯片的正上方和第一接合焊盘的正上方安装在载体的上表面上，第一半导体芯片的第二端子设置在第一半导体芯片的面向载体的上表面的主表面上，并且第一半导体芯片的第二端子电连接到第一接合焊盘。

单独地或组合地，第一半导体芯片的第一端子设置在第一半导体芯片的背对载体的上表面的后表面上，导电连接器电连接到第一半导体芯片的第一端子和形成在第一金属化层中的第二接合焊盘，并且第二接合焊盘电连接到封装半桥电路的电压源端子。

单独地或组合地，导电连接器是通过导电粘合材料固定到第一半导体芯片和第二接合焊盘的金属夹。