[发明专利]半导体封装件及其形成方法

说明书

实施例包括在中介层的衬底中部分地形成第一通孔，该第一通孔延伸到中介层的衬底的第一侧。该方法还包括将第一管芯接合到中介层的衬底的第一侧。该方法还包括使中介层的衬底的第二侧凹进以暴露第一通孔，第一通孔从中介层的衬底的第二侧突出，其中，在凹进之后，中介层的衬底的厚度小于50μm。该方法还包括在中介层的衬底的第二侧上形成第一组导电凸块，第一组导电凸块中的至少一个电耦合到暴露的第一通孔。本申请的实施例还涉及半导体封装件及其形成方法。

技术领域

本申请的实施例涉及半导体封装件及其形成方法。

背景技术

自集成电路(IC)的发展以来，由于各种电子部件(即，晶体管、二极管、电阻器、电容器等)的集成密度的不断提高，半导体行业经历了持续快速的增长。大部分情况下，这些集成密度的改进来自最小部件尺寸的不断减小，这使得更多的部件可以集成到给定的区域中。

这些集成改进本质上基本上是二维(2D)的，因为集成部件所占据的区域基本上在半导体晶圆的表面上。集成电路的增加的密度和相应的面积减小通常已经超过了将集成电路芯片直接接合到衬底上的能力。因此，中介层已经被用于将球的接触面积从芯片的接触面积再分布到中介层的较大面积。此外，中介层已经允许包括多个芯片的三维(3D)封装件。

尽管使用中介层具有减小芯片尺寸的好处，但是使用中介层通常具有缺点。中介层通常会引入在处理完成之前未被检测到的新的几组问题。因此，由于先前的处理中的缺陷使得中介层不可用，因此出现错误的中介层的封装件可能会经历不必要的处理。这些问题中的一些通常包括衬底通孔(TSV)中的空隙、蚀刻工艺后金属化层的异常布线、凸点冷焊(开路或短路)以及中介层球的裂纹。

发明内容

本申请的一些实施例提供了一种形成半导体封装件的方法，包括：在中介层的衬底中部分地形成第一通孔，所述第一通孔延伸到所述中介层的所述衬底的第一侧中；将第一管芯接合到所述中介层的所述衬底的所述第一侧；使所述中介层的所述衬底的第二侧凹进，以暴露所述第一通孔，所述第一通孔从所述中介层的所述衬底的所述第二侧突出，其中，在所述凹进之后，所述中介层的所述衬底的厚度小于50μm；以及在所述中介层的所述衬底的所述第二侧上形成第一组导电凸块，所述第一组导电凸块中的至少一个电耦合到暴露的第一通孔。

本申请的另一些实施例提供了一种形成半导体封装件的方法，包括：将第一管芯和第二管芯接合到中介层，所述中介层包括：再分布结构，所述再分布结构包括一个或多个金属化图案，所述一个或多个金属化图案将所述第一管芯电连接到所述第二管芯；衬底，所述衬底与所述第一管芯和所述第二管芯位于所述再分布结构的相对侧上；以及多个衬底通孔，所述多个衬底通孔延伸穿过所述衬底，所述多个衬底通孔电耦合到所述再分布结构的所述一个或多个金属化图案；在所述衬底的与所述再分布结构相对的表面上形成缓冲结构，所述缓冲结构包括聚合物层；穿过所述缓冲结构图案化多个开口，所述多个开口中的每一个使所述多个衬底通孔中的一个暴露；在所述多个开口中形成第一金属化图案，所述第一金属化图案电耦合到所述多个衬底通孔；以及在所述第一金属化图案上形成多个第一连接件。

本申请的又一些实施例提供了一种半导体封装件，包括：第一管芯，接合到中介层，所述中介层包括：再分布结构，所述再分布结构包括一个或多个金属化图案，所述一个或多个金属化图案将所述第一管芯电连接到所述第二管芯；衬底，所述衬底与所述第一管芯和所述第二管芯位于所述再分布结构的相对侧上；以及多个衬底通孔，所述多个衬底通孔延伸穿过所述衬底，所述多个衬底通孔电耦合到所述再分布结构的所述一个或多个金属化图案；缓冲结构，位于所述衬底的与所述再分布结构相对的表面上，所述缓冲结构包括聚合物层；第一金属化图案，位于所述缓冲结构中，所述第一金属化图案电耦合到所述多个衬底通孔；以及多个第一连接件，电耦合到所述第一金属化图案。

附图说明

为了更完整地理解本发明的实施例及其优点，现在结合附图参考以下描述，其中：

图1是根据一些实施例的包括中介层的封装件结构的截面图。