[发明专利]半导体封装件及其形成方法

权利要求书

1.一种形成半导体封装件的方法，包括：

在中介层的衬底中部分地形成第一通孔，所述第一通孔延伸到所述中介层的所述衬底的第一侧中；

将第一管芯接合到所述中介层的所述衬底的所述第一侧；

使所述中介层的所述衬底的第二侧凹进，以暴露所述第一通孔，所述第一通孔从所述中介层的所述衬底的所述第二侧突出，其中，在所述凹进之后，所述中介层的所述衬底的厚度小于50μm；以及

在所述中介层的所述衬底的所述第二侧上形成第一组导电凸块，所述第一组导电凸块中的至少一个电耦合到暴露的第一通孔。

2.根据权利要求1所述的方法，还包括：

在所述中介层的所述第一侧上形成再分布结构，所述再分布结构包括多个介电层，所述多个介电层中有金属化图案，所述金属化图案电耦合到所述第一通孔。

3.根据权利要求1所述的方法，还包括：

在所述第一管芯与所述中介层的所述衬底之间形成底部填充物；以及

用密封剂密封所述第一管芯和所述底部填充物。

4.根据权利要求1所述的方法，其中，在所述使所述中介层的所述衬底的所述第二侧凹进之后，所述中介层的所述衬底的厚度在1μm至50μm的范围内。

5.根据权利要求1所述的方法，其中，在使所述中介层的所述衬底的所述第二侧凹进之后，所述第一管芯比所述中介层的所述衬底厚。

6.根据权利要求1所述的方法，还包括：

在所述使所述中介层的所述衬底的所述第二侧凹进之后，在所述第一通孔的侧壁上以及在所述中介层的所述衬底的凹进的第二侧上形成第一介电层；以及

在所述第一介电层上形成第二介电层，所述第一组导电凸块中的至少一个在所述第二介电层上。

7.根据权利要求6所述的方法，其中，所述第一介电层是共形层，并且其中，所述第二介电层是非共形层。

8.根据权利要求6所述的方法，还包括：

在所述第二介电层上方形成聚合物层；以及

在所述聚合物层中形成金属化图案，所述第一组导电凸块中的所述至少一个在所述聚合物层上。

9.一种形成半导体封装件的方法，包括：

将第一管芯和第二管芯接合到中介层，所述中介层包括：

再分布结构，所述再分布结构包括一个或多个金属化图案，所述一个或多个金属化图案将所述第一管芯电连接到所述第二管芯；

衬底，所述衬底与所述第一管芯和所述第二管芯位于所述再分布结构的相对侧上；以及

多个衬底通孔，所述多个衬底通孔延伸穿过所述衬底，所述多个衬底通孔电耦合到所述再分布结构的所述一个或多个金属化图案；

在所述衬底的与所述再分布结构相对的表面上形成缓冲结构，所述缓冲结构包括聚合物层；

穿过所述缓冲结构图案化多个开口，所述多个开口中的每一个使所述多个衬底通孔中的一个暴露；

在所述多个开口中形成第一金属化图案，所述第一金属化图案电耦合到所述多个衬底通孔；以及

在所述第一金属化图案上形成多个第一连接件。

10.一种半导体封装件，包括：

第一管芯，接合到中介层，所述中介层包括：

再分布结构，所述再分布结构包括一个或多个金属化图案，所述一个或多个金属化图案将所述第一管芯电连接到所述第二管芯；

衬底，所述衬底与所述第一管芯和所述第二管芯位于所述再分布结构的相对侧上；以及

多个衬底通孔，所述多个衬底通孔延伸穿过所述衬底，所述多个衬底通孔电耦合到所述再分布结构的所述一个或多个金属化图案；

缓冲结构，位于所述衬底的与所述再分布结构相对的表面上，所述缓冲结构包括聚合物层；

第一金属化图案，位于所述缓冲结构中，所述第一金属化图案电耦合到所述多个衬底通孔；以及

多个第一连接件，电耦合到所述第一金属化图案。